Cortex-M0 Plus örstýringar
Halló, og velkomin á þessa kynningu á ARM® Cortex®-M0+ kjarnanum sem er innbyggður í allar vörur STM32U0 örstýringafjölskyldunnar.
Cortex-M0+ örgjörvi lokiðview
- ARMv6-M arkitektúr
- Von Neuman arkitektúr, 2-stage leiðsla
- Einstök arkitektúr
- Margfalda í 1 lotu
- Memory Protection Unit (MPU)
- Einlota I/O tengi
| Ofurlítil hönnun Mjög þéttur kóða | |
| Lítil orkunotkun og mikil orkunýting | Nema stjórnunarleiðbeiningar og grein og hlekkur, allar leiðbeiningar eru 16 bita langar |
Cortex®-M0+ kjarninn er hluti af ARM Cortex-M hópnum af 32 bita RISC kjarna. Það útfærir ARMv6-M arkitektúrinn og er með 2-stage leiðsla.
Cortex®-M0+ er með einstakt AHB-Lite aðaltengi, en styður samhliða niðurhal leiðbeininga og gagnaaðgang þegar gagnaaðgangurinn miðar á Fast I/O Port vistfangasviðið.
Samhæfni Cortex-M örgjörva
Óaðfinnanlegur arkitektúr í öllum forritum
STM32U0 örstýringar samþætta ARM® Cortex®-M0+ kjarna til að njóta góðs af ósambærilegri frammistöðu á millivatthlutfalli.
Allir Cortex®-M örgjörvar eru með 32 bita arkitektúr.
Cortex®-M3 var fyrsti Cortex®-M örgjörvinn sem ARM gaf út.
Þá ákvað ARM að greina á milli tveggja vörulína: mikil afköst og lágt afl, en viðhalda samhæfni þeirra á milli.
Cortex®-M0+ tilheyrir lágstyrk vörulínunni. Hann er hannaður fyrir rafhlöðuknúin tæki, mjög viðkvæm fyrir orkunotkun.
Kjarnaarkitektúr lokiðview
Cortex®-M0+ kjarninn skilar meiri afköstum en Cortex®-M0 kjarninn þökk sé 2-stage leiðbeiningarleiðslu.
Byrjum á lýsingu okkar á örgjörvanum eftir örgjörvakjarnanum sem sér um að sækja og framkvæma leiðbeiningar.
ARM Cortex-M0+ → 2-stage leiðsla
Flestar V6-M leiðbeiningar eru 16 bita langar. Það eru aðeins sex 32-bita leiðbeiningar og flestar þeirra eru stjórnunarleiðbeiningar, sjaldan notaðar. Hins vegar er grein- og hlekkjaskipunin, sem er notuð til að kalla undirforrit, einnig 32 bita að lengd, til að styðja við mikla offset á milli þessarar leiðbeiningar og merkisins sem vísar á næstu leiðbeiningar sem á að framkvæma.
Helst hleður einn 32-bita aðgangur inn tvær 16-bita leiðbeiningar, sem leiðir til færri niðurhala í hverja leiðbeiningar.
Á klukku númer 2 á sér ekki stað nein leiðbeiningar. AHB Lite tengið er tiltækt til að framkvæma gagnaaðgang þegar leiðbeining N er hleðsla/geymsla.
Frammistaða útibúsins
Cortex®-M0+ kjarni
• Hámark tvær 16-bita greinarskuggaleiðbeiningar
Á tiltekinni grein er færri fyrirfram sóttum leiðbeiningum sóað (þökk sé 2-stage leiðsla).
Í klukku númer 1 sækir örgjörvinn Inst0 og skilyrðislausa greinarleiðbeiningar.
Í klukku númer 2, keyrir það Instr0.
Í klukku númer 3, framkvæmir það greinarleiðbeiningarnar á meðan það sækir tvær næstu raðleiðbeiningar Inst1 og Inst2 sem kallast greinskuggaleiðbeiningar.
Í klukku númer 4, fleygir örgjörvinn Inst1 og Inst2 og sækir InstrN og InstN+1.
Cortex-M0, M3 og M4 útfæra 3-stage leiðsla: Sækja, afkóða og keyra. Fjöldi leiðbeininga um greinarskugga er stærri: allt að fjórar 16-bita leiðbeiningar.
Kjarnaarkitektúr lokiðview
Cortex®-M0+ hefur hvorki innbyggt skyndiminni né innra vinnsluminni. Þar af leiðandi er öllum færslum til að sækja leiðbeiningar stýrt að AHB-Lite viðmótinu og öllum gagnaaðgangi er annaðhvort stýrt á AHB-Lite viðmótið eða Einlotu I/O tengið.
Athugaðu að STM32U0 útfærir SoC-level leiðbeiningaskyndiminni, utan örgjörvans, staðsettur í innbyggða flassstýringunni.
AHB-Lite aðaltengi er tengt við strætófylki, sem gerir örgjörvanum kleift að nálgast minningar og jaðartæki. Þar sem viðskipti eru flutt á AHB-Lite er besta afköst 32 bita af gögnum eða leiðbeiningum á hverja klukku, með að lágmarki 2 klukku leynd.
Cortex®-M0+ er einnig með stakri I/O tengi, sem gerir örgjörvanum kleift að fá aðgang að gögnum með 1 klukku leynd. Ytri afkóðunarrökfræði ákvarðar vistfangasviðið þar sem gagnaaðgangi er stýrt að þessari höfn.
Í STM32U0 er Single-cycle I/O portið ekki notað til að fá aðgang að GPIO tengiskrám. GPIO tengi eru kortlögð á AHB í staðinn, sem gerir kleift að fá aðgang að DMA.
Minnisvarnareining
- MPU eigindastillingar skilgreina aðgangsheimildir
- 8 sjálfstæð minnissvæði
- Getur keyrt kóða?
- Getur skrifað gögn?
- Aðgangur án forréttinda?
MPU í STM32U0 örstýringunni býður upp á stuðning fyrir átta sjálfstæð minnissvæði, með sjálfstæðum stillanlegum eiginleikum fyrir:
- aðgangsheimild: leyfilegt eða ekki að lesa/skrifa í forréttinda/óforréttindaham,
- framkvæmdarleyfi: keyranlegt svæði eða svæði sem er bannað að sækja kennslu.
Heimildir
- Fyrir frekari upplýsingar, vinsamlegast skoðaðu eftirfarandi skjöl:
- STM32G0 Series Cortex®-M0+ forritunarhandbók örgjörva (PM0223)
- Umsjón með minnisverndareiningu (MPU) í STM32 MCU (AN4838)
- ARM websíða á eftirfarandi hlekk:
- http://www.arm.com/products/processors/cortex-m/cortex-m0+-processor.php
Fyrir frekari upplýsingar, vinsamlegast skoðaðu þessar umsóknarskýringar og Cortex®-M0+ forritunarhandbókina sem er fáanleg á www.st.com websíða.
Heimsæktu líka ARM websíða þar sem þú finnur frekari upplýsingar um Cortex®-M0+ kjarna.
Þakka þér fyrir
© STMicroelectronics – Allur réttur áskilinn.
ST merki er vörumerki eða skráð vörumerki STMicroelectronics International NV eða hlutdeildarfélaga þess í ESB og/eða öðrum löndum.
Fyrir frekari upplýsingar um ST vörumerki, vinsamlegast vísa til www.st.com/trademarks
Öll önnur vöru- eða þjónustuheiti eru eign viðkomandi eigenda.
Skjöl / auðlindir
 |
ST Cortex-M0 Plus örstýringar [pdfLeiðbeiningarhandbók Cortex-M0, Cortex-M23, Cortex-M33-M35P, Cortex-M55, Cortex-M85, Cortex-M0 Plus örstýringar, Cortex-M0 Plus, örstýringar |