25G Ethernet Intel® FPGA IP útgáfuskýringar
Notendahandbók
25G Ethernet Intel FPGA IP útgáfuskýringar (Intel Agilex tæki)
Intel® FPGA IP útgáfur passa við Intel Quartus® Prime Design Suite hugbúnaðarútgáfur fram til v19.1. Byrjar í Intel Quartus Prime Design Suite hugbúnaðarútgáfu 19.2, Intel FPGA IP er með nýtt útgáfukerfi.
Intel FPGA IP útgáfu (XYZ) númerið getur breyst með hverri Intel Quartus Prime hugbúnaðarútgáfu. Breyting á:
- X gefur til kynna meiriháttar endurskoðun á IP. Ef þú uppfærir Intel Quartus Prime hugbúnaðinn verður þú að endurskapa IP.
- Y gefur til kynna að IP-talan inniheldur nýja eiginleika. Endurskapaðu IP-töluna þína til að innihalda þessa nýju eiginleika.
- Z gefur til kynna að IP-talan inniheldur smávægilegar breytingar. Endurskapaðu IP-töluna þína til að innihalda þessar breytingar.
1.1. 25G Ethernet Intel FPGA IP v1.0.0
Tafla 1. v1.0.0 2022.09.26
| Intel Quartus Prime útgáfa | Lýsing | Áhrif |
| 22.3 | Bætt við stuðningi fyrir Intel Agilex™ F-flísar tækjafjölskyldu. • Aðeins 25G hraða er stutt. • 1588 Precision Time Protocol er ekki studd. |
— |
Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel Corporation eða dótturfélaga þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu. *Önnur nöfn og vörumerki geta verið eign annarra.
ISO
9001:2015
Skráður
25G Ethernet Intel FPGA IP útgáfuskýrslur (Intel Stratix 10 tæki)
Ef útgáfuskýrsla er ekki tiltæk fyrir tiltekna IP útgáfu hefur IP engar breytingar á þeirri útgáfu. Fyrir upplýsingar um IP-uppfærsluútgáfur upp að v18.1, vísa til Intel Quartus Prime Design Suite Update Release Notes.
Intel FPGA IP útgáfur passa við Intel Quartus Prime Design Suite hugbúnaðarútgáfur þar til v19.1. Byrjar í Intel Quartus Prime Design Suite hugbúnaðarútgáfu 19.2, Intel
FPGA IP er með nýtt útgáfukerfi.
Intel FPGA IP útgáfu (XYZ) númerið getur breyst með hverri Intel Quartus Prime hugbúnaðarútgáfu. Breyting á:
- X gefur til kynna meiriháttar endurskoðun á IP. Ef þú uppfærir Intel Quartus Prime hugbúnaðinn verður þú að endurskapa IP.
- Y gefur til kynna að IP-talan inniheldur nýja eiginleika. Endurskapaðu IP-töluna þína til að innihalda þessa nýju eiginleika.
- Z gefur til kynna að IP-talan inniheldur smávægilegar breytingar. Endurskapaðu IP-töluna þína til að innihalda þessar breytingar.
Tengdar upplýsingar
- Uppfærsluskýringar fyrir Intel Quartus Prime Design Suite
- 25G Ethernet Intel Stratix®10 FPGA IP User Guide Archives
- 25G Ethernet Intel Stratix® 10 FPGA IP hönnun Example User Guide Archives
- Errata fyrir 25G Ethernet Intel FPGA IP í þekkingargrunninum
2.1. 25G Ethernet Intel FPGA IP v19.4.1
Tafla 2. v19.4.1 2020.12.14
| Intel Quartus Prime útgáfa | Lýsing | Áhrif |
| 20.4 | Lengdarathugunaruppfærsla á VLAN ramma: • Í fyrri útgáfum af 25G Ethernet Intel FPGA IP, er of stór rammavilla fullyrt þegar eftirfarandi skilyrði eru uppfyllt: 1. VLAN a. VLAN uppgötvun er virkjuð. b. IP-talan sendir/ tekur á móti ramma með lengd sem nemur hámarkslengd TX/RX ramma auk 1 til 4 oktettum. 2. SVLAN a. SVLAN uppgötvun er virkjuð. b. IP-talan sendir/ tekur á móti ramma með lengd sem nemur hámarkslengd TX/RX ramma auk 1 til 8 oktettum. • Í þessari útgáfu er IP uppfært til að leiðrétta þessa hegðun. |
— |
| Uppfærði Avalon® minniskortaða viðmótsaðganginn að status_* viðmótinu til að koma í veg fyrir Avalon minniskortaða tímamörk við lestur á heimilisföng sem ekki eru til: • Í fyrri útgáfum af 25G Ethernet Intel FPGA IP, mun Avalon minniskortað viðmót lesa á netföng sem ekki eru til á status_* viðmótinu fullyrða status_waitrequest þar til beiðni Avalon memorymapped skipstjórans rennur út. Vandamálið hefur nú verið lagað til að halda ekki biðbeiðni þegar netfang er ekki til. |
— | |
| RS-FEC virk afbrigði styðja nú 100% afköst. | — |
2.2. 25G Ethernet Intel FPGA IP v19.4.0
Tafla 3. v19.4.0 2019.12.16
| Intel Quartus Prime útgáfa | Lýsing | Áhrif |
| 19.4 | rx_am_lock hegðunarbreyting: • Í fyrri útgáfum af 25G Ethernet Intel FPGA IP, hegðar rx_am_lock merkið það sama og rx_block_lock í öllum afbrigðum. • Í þessari útgáfu, fyrir RSFEC virkjuð afbrigði af IP, fullyrðir rx_am_lock nú þegar jöfnunarlás er náð. Fyrir afbrigði sem ekki eru virkjuð fyrir RSFEC, hegðar rx_am_lock sig enn eins og rx_block_lock. |
Viðmótsmerkið, rx_am_lock, hegðar sér öðruvísi en fyrri útgáfur fyrir RSFEC-virkjuð afbrigði. |
| Uppfærði RX MAC Start of Packet: • Í fyrri útgáfum leitar RX MAC aðeins eftir START staf til að ákvarða upphaf pakka. • Í þessari útgáfu leitar RX MAC nú fyrir komandi pakka fyrir Start of Frame Delimiter (SFD), auk START stafsins sjálfgefið. • Ef formálsflutningsstillingin er virkjuð, leitar MAC aðeins eftir START stafnum til að leyfa sérsniðna forsetningu. |
— | |
| Bætti við nýrri skrá til að virkja formálaathugun: • Í RX MAC skránum er hægt að skrifa skrána á offset 0x50A [4] á 1 til að virkja formálsskoðun. Þessi skrá er „ekkert sama“ þegar formálsflutningur er virkur. |
— |
2.3. 25G Ethernet Intel FPGA IP v19.3.0
Tafla 4. v19.3.0 2019.09.30
| Intel Quartus Prime útgáfa | Lýsing | Áhrif |
| 19.3 | Fyrir MAC+PCS+PMA afbrigði er nafn senditækisins umbúðaeiningarinnar nú myndað á virkan hátt. Þetta kemur í veg fyrir óæskilegan árekstur eininga ef mörg tilvik af IP eru notuð í kerfi. | — |
2.4. 25G Ethernet Intel FPGA IP v19.2.0
Tafla 5. v19.2.0 2019.07.01
| Intel Quartus Prime útgáfa | Lýsing | Áhrif |
| 19.2 | Hönnun Example fyrir 25G Ethernet Intel FPGA IP: • Uppfærði markþróunarbúnaðinn fyrir Intel Stratix® 10 tæki úr Intel Stratix 10 L-Tile GX Sendimóttakara Signal Integrity Development Kit í Intel Stratix 10 10 GX Signal Integrity L-Tile (framleiðsla) Þróunarsett. |
— |
2.5. 25G Ethernet Intel FPGA IP v19.1
Tafla 6. v19.1 apríl 2019
| Lýsing | Áhrif |
| Bætt við nýjum eiginleikum—aðlögunarhamur fyrir RX PMA aðlögun: • Nýrri færibreytu bætt við—Virkja sjálfvirka aðlögun fyrir RX PMA CTLE/DFE ham. |
Þessar breytingar eru valkvæðar. Ef þú uppfærir ekki IP kjarnann þinn hefur hann ekki þennan nýja eiginleika. |
| Endurnefna Enable Altera Debug Master Endpoint (ADME) færibreytuna í Enable Native PHY Debug Master Endpoint (NPDME) samkvæmt endurmerkingu Intel í Intel Quartus Prime Pro Edition hugbúnaðinum. Intel Quartus Prime Standard Edition hugbúnaðurinn notar enn Enable Altera Debug Master Endpoint (ADME). | — |
2.6. 25G Ethernet Intel FPGA IP v18.1
Tafla 7. Útgáfa 18.1 september 2018
| Lýsing | Áhrif |
| Bætti við nýjum eiginleikum — Valfag PMA: • Ný færibreytu bætt við—Kjarnaafbrigði. |
Þessar breytingar eru valkvæðar. Ef þú uppfærir ekki IP kjarnann þinn hefur hann ekki þessa nýju eiginleika. |
| • Bætti við nýju merki fyrir 1588 Precision Time Protocol Interface—latency_sclk. | |
| Hönnun Example fyrir 25G Ethernet Intel FPGA IP: Endurnefnt markþróunarbúnaðarvalkostinn fyrir Intel Stratix 10 tæki úr Stratix 10 GX FPGA þróunarsetti í Stratix 10 L-Tile GX senditæki fyrir merkjaheilleikaþróunarbúnað. |
— |
Tengdar upplýsingar
- 25G Ethernet Intel Stratix 10 FPGA IP notendahandbók
- 25G Ethernet Intel Stratix 10 FPGA IP hönnun Example Notendahandbók
- Errata fyrir 25G Ethernet IP kjarna í þekkingargrunninum
2.7. 25G Ethernet Intel FPGA IP v18.0
Tafla 8. Útgáfa 18.0 maí 2018
| Lýsing | Áhrif |
| Upphafleg útgáfa fyrir Intel Stratix 10 tæki. | — |
2.8. 25G Ethernet Intel Stratix 10 FPGA IP User Guide Archives
IP útgáfur eru þær sömu og Intel Quartus Prime Design Suite hugbúnaðarútgáfur upp að v19.1. Frá Intel Quartus Prime Design Suite hugbúnaðarútgáfu 19.2 eða nýrri, hafa IP kjarna nýtt IP útgáfukerfi.
Ef IP kjarnaútgáfa er ekki á listanum gildir notendahandbókin fyrir fyrri IP kjarnaútgáfuna.
| Intel Quartus Prime útgáfa | IP kjarna útgáfa | Notendahandbók |
| 20.3 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP notendahandbók |
| 20.1 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP notendahandbók |
| 19.4 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP notendahandbók |
| 19.3 | 19.3.0 | 25G Ethernet Intel Stratix 10 FPGA IP notendahandbók |
| 19.2 | 19.2.0 | 25G Ethernet Intel Stratix 10 FPGA IP notendahandbók |
| 19.1 | 19.1 | 25G Ethernet Intel Stratix 10 FPGA IP notendahandbók |
| 18.1 | 18.1 | 25G Ethernet Intel Stratix 10 FPGA IP notendahandbók |
| 18.0 | 18.0 | 25G Ethernet Intel Stratix 10 FPGA IP notendahandbók |
2.9. 25G Ethernet Intel Stratix 10 FPGA IP hönnun Example User Guide Archives
IP útgáfur eru þær sömu og Intel Quartus Prime Design Suite hugbúnaðarútgáfur upp að v19.1. Frá Intel Quartus Prime Design Suite hugbúnaðarútgáfu 19.2 eða nýrri, hafa IP kjarna nýtt IP útgáfukerfi.
Ef IP kjarnaútgáfa er ekki á listanum gildir notendahandbókin fyrir fyrri IP kjarnaútgáfuna.
| Intel Quartus Prime útgáfa | IP kjarna útgáfa | Notendahandbók |
| 19.1 | 19.1 | 25G Ethernet Intel Stratix 10 FPGA IP hönnun Example Notendahandbók |
| 18.1 | 18.1 | 25G Ethernet Intel Stratix 10 FPGA IP hönnun Example Notendahandbók |
| 18.0 | 18.0 | 25G Ethernet Intel Stratix 10 FPGA IP hönnun Example Notendahandbók |
25G Ethernet Intel FPGA IP útgáfuskýringar (Intel Arria 10 tæki)
Ef útgáfuskýrsla er ekki tiltæk fyrir tiltekna IP útgáfu hefur IP engar breytingar á þeirri útgáfu. Fyrir upplýsingar um IP-uppfærsluútgáfur upp að v18.1, vísa til Intel Quartus Prime Design Suite Update Release Notes.
Intel FPGA IP útgáfur passa við Intel Quartus Prime Design Suite hugbúnaðarútgáfur þar til v19.1. Byrjar í Intel Quartus Prime Design Suite hugbúnaðarútgáfu 19.2, Intel FPGA IP er með nýtt útgáfukerfi.
Intel FPGA IP útgáfu (XYZ) númerið getur breyst með hverri Intel Quartus Prime hugbúnaðarútgáfu. Breyting á:
- X gefur til kynna meiriháttar endurskoðun á IP. Ef þú uppfærir Intel Quartus Prime hugbúnaðinn verður þú að endurskapa IP.
- Y gefur til kynna að IP-talan inniheldur nýja eiginleika. Endurskapaðu IP-töluna þína til að innihalda þessa nýju eiginleika.
- Z gefur til kynna að IP-talan inniheldur smávægilegar breytingar. Endurskapaðu IP-töluna þína til að innihalda þessar breytingar.
Tengdar upplýsingar
- Uppfærsluskýringar fyrir Intel Quartus Prime Design Suite
- 25G Ethernet Intel Arria® 10 FPGA IP notendahandbók
- 25G Ethernet Intel Arria® 10 FPGA IP hönnun Example Notendahandbók
- Errata fyrir 25G Ethernet Intel FPGA IP í þekkingargrunninum
3.1. 25G Ethernet Intel FPGA IP v19.4.1
Tafla 9. v19.4.1 2020.12.14
| Intel Quartus Prime útgáfa | Lýsing | Áhrif |
| 20.4 | Lengdarathugunaruppfærsla á VLAN ramma: • Í fyrri útgáfum af 25G Ethernet Intel FPGA IP, er of stór rammavilla fullyrt þegar eftirfarandi skilyrði eru uppfyllt: 1. VLAN a. VLAN uppgötvun er virkjuð. b. IP-talan sendir/ tekur á móti ramma með lengd sem nemur hámarkslengd TX/RX ramma auk 1 til 4 oktettum. 2. SVLAN a. SVLAN uppgötvun er virkjuð. b. IP-talan sendir/ tekur á móti ramma með lengd sem nemur hámarkslengd TX/RX ramma auk 1 til 8 oktettum. • Í þessari útgáfu er IP uppfært til að leiðrétta þessa hegðun. |
— |
| Uppfærði Avalon minniskortaða viðmótsaðganginn að status_* viðmótinu til að koma í veg fyrir Avalon minniskortaða tímamörk við lestur á heimilisföng sem ekki eru til: • IP-talan er uppfærð til að afnema biðjabeiðni þegar netfang er ekki til í status_* viðmótinu. |
3.2. 25G Ethernet Intel FPGA IP v19.4.0
Tafla 10. v19.4.0 2019.12.16
| Intel Quartus Prime útgáfa | Lýsing | Áhrif |
| 19.4 | rx_am_lock hegðunarbreyting: • Í fyrri útgáfum af 25G Ethernet Intel FPGA IP, hegðar rx_am_lock merkið það sama og rx_block_lock í öllum afbrigðum. • Í þessari útgáfu, fyrir RSFEC virkjuð afbrigði af IP, fullyrðir rx_am_lock nú þegar jöfnunarlás er náð. Fyrir afbrigði sem ekki eru virkjuð fyrir RSFEC, hegðar rx_am_lock sig enn eins og rx_block_lock. |
Viðmótsmerkið, rx_am_lock, hegðar sér öðruvísi en fyrri útgáfur fyrir RSFEC-virkjuð afbrigði. |
| Uppfærði RX MAC Start of Packet: • Í fyrri útgáfum leitar RX MAC aðeins eftir START staf til að ákvarða upphaf pakka. • Í þessari útgáfu leitar RX MAC nú fyrir komandi pakka fyrir Start of Frame Delimiter (SFD), auk START stafsins sjálfgefið. • Ef formálsflutningsstillingin er virkjuð, leitar MAC aðeins eftir START stafnum til að leyfa sérsniðna forsetningu. |
— | |
| Bætti við nýrri skrá til að virkja formálaathugun: • Í RX MAC skránum er hægt að skrifa skrána á offset 0x50A [4] á 1 til að virkja formálsskoðun. Þessi skrá er „ekkert sama“ þegar formálsflutningur er virkur. |
— |
3.3. 25G Ethernet Intel FPGA IP v19.1
Tafla 11. v19.1 apríl 2019
| Lýsing | Áhrif |
| Endurnefna Enable Altera Debug Master Endpoint (ADME) færibreytuna í Enable Native PHY Debug Master Endpoint (NPDME) samkvæmt endurmerkingu Intel í Intel Quartus Prime Pro Edition hugbúnaðinum. Intel Quartus Prime Standard Edition hugbúnaðurinn notar enn Enable Altera Debug Master Endpoint (ADME). | — |
3.4. 25G Ethernet IP Core v17.0
Tafla 12. Útgáfa 17.0 maí 2017
| Lýsing | Áhrif |
| Bætt við skuggaeiginleika til að lesa tölfræðiskrár. • Í TX tölfræðiskrám, skipt út CLEAR_TX_STATS skránni við offset 0x845 fyrir nýja CNTR_TX_CONFIG skrá. Nýja skráin bætir skuggabeiðni og skýringarbita með parity-villu við bitann sem hreinsar allar TX tölfræðiskrár. Bætti við nýjum CNTR_RX_STATUS skrá við offset 0x846, sem inniheldur parity-villubita og stöðubita fyrir skuggabeiðnina. • Í RX tölfræðiskrám, skipt út CLEAR_RX_STATS skránni við offset 0x945 fyrir nýja CNTR_RX_CONFIG skrá. Nýja skráin bætir skuggabeiðni og jöfnunarvilluhreinsunarbita við bitann sem hreinsar allar TX tölfræðiskrár. Bætt við nýjum CNTR_TX_STATUS skrá á móti 0x946, sem inniheldur parity-villubiti og stöðubiti fyrir skuggabeiðnina. |
Nýi eiginleikinn styður aukinn áreiðanleika í lestri tölfræðiteljara. Til að lesa tölfræðiteljara skaltu fyrst stilla skuggabeiðnibitann fyrir það sett af skrám (RX eða TX) og lesa síðan úr skyndimynd af skránni. Lesgildin hætta að hækka á meðan skuggaeiginleikinn er í gildi, en undirliggjandi teljarar halda áfram að hækka. Eftir að þú hefur endurstillt beiðnina halda teljararnir aftur uppsöfnuð gildi. Þar að auki innihalda nýju skráareitirnir jöfnunarvillustöðu og hreina bita. |
| Breytt sniði RS-FEC jöfnunarmerkja til að vera í samræmi við ákvæði 108 í IEEE 802.3by sem nú hefur verið lokið. forskrift. Áður var RS-FEC eiginleikinn í samræmi við 25G/50G Consortium Schedule 3, fyrir IEEE frágang forskriftar. |
RX RS-FEC greinir nú og læsir bæði gömlu og nýju jöfnunarmerkjunum, en TX RS-FEC býr aðeins til nýja IEEE jöfnunarmerkjasniðið. |
Tengdar upplýsingar
- 25G Ethernet IP Core notendahandbók
- Errata fyrir 25G Ethernet IP kjarna í þekkingargrunninum
3.5. 25G Ethernet IP Core v16.1
Tafla 13. Útgáfa 16.1 október 2016
| Lýsing | Áhrif |
| Upphafleg útgáfa í Intel FPGA IP bókasafninu. | — |
Tengdar upplýsingar
- 25G Ethernet IP Core notendahandbók
- Errata fyrir 25G Ethernet IP kjarna í þekkingargrunninum
3.6. 25G Ethernet Intel Arria® 10 FPGA IP User Guide Archive
IP útgáfur eru þær sömu og Intel Quartus Prime Design Suite hugbúnaðarútgáfur upp að v19.1. Frá Intel Quartus Prime Design Suite hugbúnaðarútgáfu 19.2 eða nýrri, hafa IP kjarna nýtt IP útgáfukerfi.
Ef IP kjarnaútgáfa er ekki á listanum gildir notendahandbókin fyrir fyrri IP kjarnaútgáfuna.
| Intel Quartus Prime útgáfa | IP útgáfa | Notendahandbók |
| 20.3 | 19.4.0 | 25G Ethernet Intel Arria® 10 FPGA IP notendahandbók |
| 19.4 | 19.4.0 | 25G Ethernet Intel Arria 10 FPGA IP notendahandbók |
| 17.0 | 17.0 | 25G Ethernet Intel Arria 10 FPGA IP notendahandbók |
3.7. 25G Ethernet Intel Arria 10 FPGA IP hönnun Example Notandi Leiðsöguskjalasafn
IP útgáfur eru þær sömu og Intel Quartus Prime Design Suite hugbúnaðarútgáfur upp að v19.1. Frá Intel Quartus Prime Design Suite hugbúnaðarútgáfu 19.2 eða nýrri, hafa IP kjarna nýtt IP útgáfukerfi.
Ef IP kjarnaútgáfa er ekki á listanum gildir notendahandbókin fyrir fyrri IP kjarnaútgáfuna.
| Intel Quartus Prime útgáfa | IP kjarna útgáfa | Notendahandbók |
| 16.1 | 16.1 | 25G Ethernet hönnun Example Notendahandbók |
25G Ethernet Intel® FPGA IP útgáfuskýringar
Netútgáfa
Sendu athugasemdir
ID: 683067
Útgáfa: 2022.09.26
Skjöl / auðlindir
 |
intel 25G Ethernet Intel FPGA IP [pdfNotendahandbók 25G Ethernet Intel FPGA IP, Ethernet Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |