intel 4G Turbo-V FPGA IP
Um 4G Turbo-V Intel® FPGA IP
Forward-error correction (FEC) rásarkóðar bæta almennt orkunýtni þráðlausra samskiptakerfa. Turbo kóðar henta fyrir 3G og 4G farsímasamskipti (td í UMTS og LTE) og gervihnattasamskiptum. Þú getur notað Turbo-kóða í öðrum forritum sem krefjast áreiðanlegrar upplýsingaflutnings yfir samskiptatengla með bandbreidd eða leynd í nærveru gagnaskemmandi hávaða. 4G Turbo-V Intel® FPGA IP samanstendur af downlink og uplink hraðal fyrir vRAN og inniheldur Turbo Intel FPGA IP. Niðurhraðallinn bætir offramboði við gögnin í formi jöfnunarupplýsinga. Upphleðsluhraðallinn nýtir sér offramboð til að leiðrétta hæfilegan fjölda rásarvillna.
Tengdar upplýsingar
- Turbo Intel FPGA IP notendahandbók
- 3GPP TS 36.212 útgáfa 15.2.1 Útgáfa 15
4G Turbo-V Intel FPGA IP eiginleikar
Niðurhalshraðallinn inniheldur:
- Kóðablokk cyclic redundancy code (CRC) viðhengi
- Turbo kóðari
- Turbo rate matcher með:
- Subblock interleaver
- Bitasafnari
- Bita val
- Smá pruner
Upphleðsluhraðallinn inniheldur:
- Subblock afinterleaver
- Turbo afkóðari með CRC ávísun
Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel Corporation eða dótturfélaga þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu. *Önnur nöfn og vörumerki geta verið eign annarra.
4G Turbo-V Intel FPGA IP tækjafjölskyldustuðningur
Intel býður upp á eftirfarandi tækjastuðningsstig fyrir Intel FPGA IP:
- Fyrirfram stuðningur—IP er fáanlegt fyrir uppgerð og samantekt fyrir þessa tækjafjölskyldu. FPGA forritun file (.pof) stuðningur er ekki í boði fyrir Quartus Prime Pro Stratix 10 Edition Beta hugbúnað og sem slíkur er ekki hægt að tryggja lokun IP tímasetningar. Tímasetningarlíkön innihalda fyrstu verkfræðiáætlanir um tafir sem byggjast á upplýsingum snemma eftir útlit. Tímasetningarlíkönin geta breyst þar sem kísilprófun bætir fylgni milli raunverulegs kísils og tímasetningarlíkönanna. Þú getur notað þennan IP kjarna fyrir kerfisarkitektúr og auðlindanýtingarrannsóknir, uppgerð, pinout, mat á kerfisleynd, grunntímamat (áætlanir um leiðslur) og I/O flutningsstefnu (breidd gagnaslóðar, sprungadýpt, I/O staðla skiptamál) ).
- Bráðabirgðastuðningur—Intel sannreynir IP-kjarna með bráðabirgðatímalíkönum fyrir þessa tækjafjölskyldu. IP kjarninn uppfyllir allar virknikröfur, en gæti samt verið í tímagreiningu fyrir tækjafjölskylduna. Þú getur notað það í framleiðsluhönnun með varúð.
- Lokastuðningur—Intel sannreynir IP-töluna með endanlegri tímatökulíkönum fyrir þessa tækjafjölskyldu. IP uppfyllir allar kröfur um virkni og tímasetningu fyrir tækjafjölskylduna. Þú getur notað það í framleiðsluhönnun.
4G Turbo-V IP tæki fjölskyldustuðningur
| Tækjafjölskylda | Stuðningur |
| Intel Agilex™ | Fyrirfram |
| Intel Arria® 10 | Úrslitaleikur |
| Intel Stratix® 10 | Fyrirfram |
| Aðrar tækjafjölskyldur | Enginn stuðningur |
Útgáfuupplýsingar fyrir 4G Turbo-V Intel FPGA IP
Intel FPGA IP útgáfur passa við Intel Quartus® Prime Design Suite hugbúnaðarútgáfur þar til v19.1. Byrjar í Intel Quartus Prime Design Suite hugbúnaðarútgáfu 19.2, Intel FPGA IP er með nýtt útgáfukerfi. Intel FPGA IP útgáfu (XYZ) númerið getur breyst með hverri Intel Quartus Prime hugbúnaðarútgáfu. Breyting á:
- X gefur til kynna meiriháttar endurskoðun á IP. Ef þú uppfærir Intel Quartus Prime hugbúnaðinn verður þú að endurskapa IP.
- Y gefur til kynna að IP-talan inniheldur nýja eiginleika. Endurskapaðu IP-töluna þína til að innihalda þessa nýju eiginleika.
- Z gefur til kynna að IP-talan inniheldur smávægilegar breytingar. Endurskapaðu IP-töluna þína til að innihalda þessar breytingar.
4G Turbo-V IP útgáfuupplýsingar
| Atriði | Lýsing |
| Útgáfa | 1.0.0 |
| Útgáfudagur | apríl 2020 |
4G Turbo-V árangur og auðlindanýting
Intel bjó til auðlindanýtingu og afköst með því að setja saman hönnunina með Intel Quartus Prime hugbúnaði v19.1. Notaðu aðeins þessar áætluðu niðurstöður til snemma mats á FPGA auðlindum (td aðlagandi rökfræðieiningum (ALM)) sem verkefni krefst. Marktíðnin er 300 MHz.
Downlink Accelerator Auðlindanotkun og hámarkstíðni fyrir Intel Arria 10 tæki
| Eining | fMAX (MHz) | ALM | ALUT | Skrár | Minni (bitar) | RAM blokkir (M20K) | DSP blokkir |
| Downlink hraðall | 325.63 | 9,373 | 13,485 | 14,095 | 297,472 | 68 | 8 |
| CRC viðhengi | 325.63 | 39 | 68 | 114 | 0 | 0 | 0 |
| Turbo kóðari | 325.63 | 1,664 | 2,282 | 1154 | 16,384 | 16 | 0 |
| Verðjafnari | 325.63 | 7,389 | 10,747 | 12,289 | 274,432 | 47 | 8 |
| Subblock interleaver | 325.63 | 2,779 | 3,753 | 5,559 | 52,416 | 27 | 0 |
| Bitasafnari | 325.63 | 825 | 1,393 | 2,611 | 118,464 | 13 | 4 |
| Bitaval og pruner | 325.63 | 3,784 | 5,601 | 4,119 | 103,552 | 7 | 4 |
Uplink Accelerator auðlindanýting og hámarkstíðni fyrir Intel Arria 10 tæki
| Eining | fMAX (MHz) | ALM | Skrár | Minni (bitar) | RAM blokkir (M20K) | DSP blokkir |
| Uplink eldsneytisgjöf | 314.76 | 29480 | 30,280 | 868,608 | 71 | 0 |
| Subblock afinterleaver | 314.76 | 253 | 830 | 402,304 | 27 | 0 |
| Turbo afkóðari | 314.76 | 29,044 | 29,242 | 466,304 | 44 | 0 |
Hannað með 4G Turbo-V Intel FPGA IP
4G Turbo-V IP skráaruppbygging
Þú verður að setja upp IP handvirkt frá IP uppsetningarforritinu.
Uppsetning uppsetningarskrár
Búa til 4G Turbo-V IP
Þú getur búið til downlink eða uplink hraðal. Fyrir upphleðsluhraðalinn, skiptu dl út fyrir ul í möppunni eða file nöfnum.
- Opnaðu Intel Quartus Prime Pro hugbúnaðinn.
- Veldu File ➤ Ný verkefnishjálp.
- Smelltu á Next.
- Sláðu inn nafn verkefnis dl_fec_wrapper_top og sláðu inn staðsetningu verkefnisins.
- Veldu Arria 10 tæki.
- Smelltu á Ljúka.
- Opnaðu dl_fec_wrapper_top.qpf file í boði í verkefnaskrá. Verkefnahjálpin birtist.
- Á flipanum Platform Designer:
- Búðu til dl_fec_wrapper_top.ip file nota vélbúnað tcl file.
- Smelltu á Búa til HDL til að búa til hönnunina files.
- Á Búa til flipann, smelltu á Búa til prófunarbekkkerfi.
- Smelltu á Bæta við öllu til að bæta við samsetningunni files til verkefnisins. The files eru í src\ip\dl_fec_wrapper_top\dl_fec_wrapper_10\synth.
- Setja dl_fec_wrapper_top.v file sem eining á efstu stigi.
- Smelltu á Start Compilation til að setja þetta verkefni saman.
Hermir eftir 4G Turbo-V IP
Þetta verkefni er til að líkja eftir niðurhleðsluhraðli. Til að líkja eftir uplink eldsneytisgjöf skiptu dl út fyrir ul í hverri möppu eða file nafn.
- Opnaðu ModelSim 10.6d FPGA Edition hermir.
- Breyttu möppunni í src\ip\dl_fec_wrapper_top_tb \dl_fec_wrapper_top_tb\sim\mentor
- Breyttu QUARTUS_INSTALL_DIR í Intel Quartus Prime möppuna þína í msim_setup.tcl file, sem er í \sim\mentor möppunni
- Sláðu inn skipunina do load_sim.tcl skipunina í textaglugganum. Þessi skipun býr til bókasafnið files og safnar saman og líkir eftir upprunanum files í msim_setup.tcl file. Prófvektorarnir eru í filename_update.sv í \sim skránni.
The filenafnuppfærslu File Uppbygging
- Samsvarandi prófvektor files eru í sim\mentor\test_vectors
- Log.txt inniheldur niðurstöður allra prufupakka.
- Fyrir niðurhalshraðann, encoder_pass_file.txt inniheldur yfirferðarskýrslu fyrir hverja vísitölu prufupakka og kóðara_file_error.txt inniheldur bilunarskýrslu hvers kyns prófunarpakka.
- Fyrir upphleðsluhraðalinn, Villa_file.txt inniheldur bilunarskýrslu hvers kyns prófunarpakka.
4G Turbo-V Intel FPGA IP hagnýtur lýsing
4G Turbo-V Intel FPGA IP samanstendur af niðurhleðsluhraðli og upphleðsluhraðli.
- 4G Turbo-V arkitektúr á síðu 9
- 4G Turbo-V merki og tengi á síðu 11
- 4G Turbo-V tímarit á síðu 15
- 4G Turbo-V biðtími og afköst á síðu 18
4G Turbo-V arkitektúr
4G Turbo-V Intel FPGA IP samanstendur af niðurhleðsluhraðli og upphleðsluhraðli.
4G Downlink hröðun
4G Turbo niðurhleðsluhraðallinn samanstendur af kóðablokk CRC viðhengi og Turbo kóðara (Intel Turbo FPGA IP) og hraðajafnara. Inntaksgögnin eru 8 bita á breidd og úttaksgögnin eru 24 bita á breidd. Gengisjafnarinn samanstendur af þremur undirblokkum, bitavali og bitasafnara.
4G niðurhleðsluhraðallinn útfærir kóðablokk CRC viðhengi með 8 bita samhliða CRC reiknirit. Inntakið í CRC viðhengisblokkina er 8 bita á breidd. Í venjulegum ham er fjöldi inntaks í CRC blokkina k-24, þar sem k er blokkastærðin miðað við stærðarvísitöluna. Viðbótar CRC röð 24 bita er tengd við komandi kóða gagnablokk í CRC viðhengi blokkinni og fer síðan í Turbo kóðara. Í CRC framhjáhlaupsstillingu er fjöldi inntaka k stærð 8 bita á breidd sem fer í Turbo kóðara blokkina.
Turbo umritarinn notar samhliða samtengdan snúningskóða. Snúningskóðari kóðar upplýsingaröð og annar snúningskóðari kóðar samflétta útgáfu af upplýsingaröðinni. Turbo kóðarinn er með tvo 8-stata snúningskóðara og einn Turbo kóða innri interleaver. Nánari upplýsingar um Turbo kóðara er að finna í Turbo IP Core notendahandbókinni. Hraðajafnarinn passar við fjölda bita í flutningsblokk við fjölda bita sem IP sendir í þeirri úthlutun. Inntak og úttak gengisjafnarans er 24 bitar. IP skilgreinir hraðasamsvörun fyrir Turbo kóðaðar flutningsrásir fyrir hvern kóðablokk. Hraðasamsvörunin samanstendur af: undirblokkfléttara, bitasafnara og bitavali. Niðurhraðallinn setur upp undirblokkinn sem er fléttaður fyrir hvern úttaksstraum frá Turbo kóðun. Straumarnir innihalda skilaboðabitastreymi, 1. jöfnunarbitastraum og 2. jöfnunarbitastraum. Inntak og úttak undirblokkarinnar sem er fléttað er 24 bita á breidd. Bitasafnarinn sameinar straumana sem koma frá undirblokkinni. Þessi blokk inniheldur biðminni sem geymir:
- Skilaboð og fyllingarvirkja bitar úr undirblokkinni fléttuð saman.
- Undirblokkin fléttuð jöfnunarbitar og viðkomandi fyllibitar þeirra.
Bitasafnari
4G Channel Uplink hröðun
4G Turbo upphleðsluhraðallinn samanstendur af subblock afinterleaver og turbo afkóðara (Intel Turbo FPGA IP).
Afinterleaverið samanstendur af þremur kubbum þar sem fyrstu tveir kubbarnir eru samhverfar og þriðji kubburinn er öðruvísi.
Töfin á tilbúnu merkinu er 0.
Afinterleaver
Ef þú kveikir á framhjáhaldsstillingu fyrir undirblokkafléttan, les IP gögnin um leið og hún skrifar gögnin í minnisblokkirnar á næstu stöðum. IP les gögnin um leið og hún skrifar gögnin án þess að fletta saman. Fjöldi inntaksgagna inn í undirblokkafléttan er K_π í framhjáhaldsham og úttaksgagnalengd er k stærð (k er kóðablokkastærð byggt á cb_size_index gildi). Töfin á úttaksgögnum undirblokkafléttarans fer eftir stærð inntaksblokkarinnar K_π. IP les gögnin aðeins eftir að þú skrifar K_π kóða blokkastærð inntaksgagna. Þess vegna nær leynd úttaksins einnig skriftímann. Töfin í úttaksgögnum undirblokkfléttunnar er K_π+17. Turbo afkóðarinn reiknar út líklegasta sendingarröðina, byggt á samples sem það fær. Nánari útskýringu er í Turbo Core IP notendahandbókinni. Afkóðun villuleiðréttingarkóða er samanburður á líkum fyrir mismunandi snúningskóða. Turbo afkóðarinn samanstendur af tveimur stökum soft-in soft-out (SISO) afkóðarum, sem vinna ítrekað. Úttak fyrsta (efri afkóðarans) streymir inn í þann seinni til að mynda Turbo afkóðun endurtekningu. Interleaver og deinterleaver hindrar endurröðun gagna í þessu ferli.
Tengdar upplýsingar
Turbo IP Core notendahandbók
4G Turbo-V merki og tengi
Downlink hröðun
Niðurhleðslu hröðunarmerki
| Merkisheiti | Stefna | Bitabreidd | Lýsing |
| klk | Inntak | 1 | 300 MHz klukkuinntak. Öll Turbo-V IP tengimerki eru samstillt við þessa klukku. |
| endurstilla_n | Inntak | 1 | Endurstillir innri rökfræði alls IP. |
| vaskur_gildur | Inntak | 1 | Fullyrt þegar gögn á sink_data eru gild. Þegar sink_valid er ekki fullyrt, stöðvar IP-talan vinnslu þar til sink_valid er endurstaðfest. |
| vaskur_gögn | Inntak | 8 | Yfirleitt ber megnið af þeim upplýsingum sem verið er að flytja. |
| vaskur_sop | Inntak | 1 | Gefur til kynna upphaf pakka sem kemur inn |
| vaskur_eop | Inntak | 1 | Gefur til kynna lok komandi pakka |
| vaskur_tilbúinn | Framleiðsla | 1 | Gefur til kynna hvenær IP getur tekið við gögnum |
| Vaskur_villa | Inntak | 2 | Tveggja bita gríma til að gefa til kynna villur sem hafa áhrif á gögnin sem flutt eru í núverandi lotu. |
| Crc_enable | Inntak | 1 | Virkjar CRC blokkina |
| Cb_stærðarvísitala | Inntak | 8 | Inntakskóðablokk stærð K |
| vaskur_rm_út_stærð | Inntak | 20 | Rate Matcher output block stærð, sem samsvarar E. |
| vaska_kóða_blokkir | Inntak | 15 | Mjúk biðminni stærð fyrir núverandi kóðablokk Ncb |
| vaskur_rv_idx | Inntak | 2 | Offramboðsvísitala (0,1,2 eða 3) |
| vaskur_rm_framhjá | Inntak | 1 | Virkjar framhjáhaldsstillingu í gengisjafnara |
| vaskur_fyllingarbitar | Inntak | 6 | Fjöldi fyllibita sem IP setur inn í sendinum þegar IP framkvæmir kóðablokkaskiptingu. |
| uppruna_gildur | Framleiðsla | 1 | Fullyrt af IP þegar það eru gild gögn til að gefa út. |
| áfram… | |||
| Merkisheiti | Stefna | Bitabreidd | Lýsing |
| upprunagögn | Framleiðsla | 24 | Ber megnið af þeim upplýsingum sem fluttar eru. Þessar upplýsingar eru tiltækar þar sem fullyrt er að þær séu réttar. |
| source_sop | Framleiðsla | 1 | Gefur til kynna upphaf pakka. |
| source_eop | Framleiðsla | 1 | Gefur til kynna lok pakka. |
| source_tilbúinn | Inntak | 1 | Gagnamóttaka gildir þar sem tilbúið merki er fullyrt. |
| source_error | Framleiðsla | 2 | Villumerki dreift frá Turbo Encoder sem gefur til kynna brot á Avalon-ST samskiptareglum á upprunahlið
• 00: Engin villa • 01: Vantar upphaf pakka • 10: Enda vantar á pakka • 11: Óvænt endalok pakka Aðrar villur gætu einnig verið merktar sem 11. |
| Source_blk_size | Framleiðsla | 13 | Úttakskóðablokk stærð K |
Uplink Accelerator tengi
Uplink hröðunarmerki
| Merki | Stefna | Bitabreidd | Lýsing |
| klk | Inntak | 1 | 300 MHz klukkuinntak. Öll Turbo-V IP tengimerki eru samstillt við þessa klukku. |
| endurstilla_n | Inntak | 1 | Endurstilla inntaksklukkumerki |
| vaskur_gildur | Inntak | 1 | Avalon streymisinntak gilt |
| vaskur_gögn | Inntak | 24 | Avalon streymi inntaksgögn |
| vaskur_sop | Inntak | 1 | Avalon streymisinntak upphaf pakka |
| vaskur_eop | Inntak | 1 | Avalon streymisinntak enda pakka |
| áfram… | |||
| Merki | Stefna | Bitabreidd | Lýsing |
| vaskur_tilbúinn | Inntak | 1 | Avalon streymisinntak tilbúið |
| conf_gildur | Inntak | 1 | Inntaksstillingarrás gild |
| cb_size_index | Inntak | 8 | Endurtekningarvísitala blokkastærðar |
| max_iteration | Inntak | 5 | Hámarks endurtekning |
| rm_framhjá | Inntak | 1 | Virkjar framhjáhátt |
| sel_CRC24A | Inntak | 1 | Tilgreinir tegund CRC sem þú þarft fyrir núverandi gagnablokk:
• 0: CRC24A • 1: CRC24B |
| conf_tilbúinn | Inntak | 1 | Inntaksstillingarrás tilbúin |
| uppruna_gildur | Framleiðsla | 1 | Avalon streymisúttak gilt |
| upprunagögn | Framleiðsla | 16 | Avalon streymandi úttaksgögn |
| source_sop | Framleiðsla | 1 | Avalon streymisúttak upphaf pakka |
| source_eop | Framleiðsla | 1 | Avalon streymisúttak enda pakka |
| source_error | Framleiðsla | 2 | Villumerki sem gefur til kynna brot á Avalon streymisamskiptareglum á upprunahlið:
• 00: Engin villa • 01: Vantar upphaf pakka • 10: Enda vantar á pakka • 11: Óvænt endalok pakka Aðrar villur gætu einnig verið merktar sem 11. |
| source_tilbúinn | Framleiðsla | 1 | Avalon streymisúttak tilbúið |
| CRC_gerð | Framleiðsla | 1 | Gefur til kynna tegund CRC sem var notuð fyrir núverandi gagnablokk:
• 0: CRC24A • 1: CRC24B |
| source_blk_size | Framleiðsla | 13 | Tilgreinir útgangsstærð |
| CRC_pass | Framleiðsla | 1 | Gefur til kynna hvort CRC hafi gengið vel:
• 0: Misheppnuð • 1: Pass |
| source_iter | Framleiðsla | 5 | Sýnir fjölda hálfa endurtekninga eftir það sem Turbo afkóðarinn hættir að vinna úr núverandi gagnablokk. |
Avalon streymisviðmót í DSP Intel FPGA IP
Avalon streymisviðmót skilgreina staðlaða, sveigjanlega og mátsamskiptareglur fyrir gagnaflutning frá upprunaviðmóti yfir í vaskaviðmót. Inntaksviðmótið er Avalon streymisvaskur og úttaksviðmótið er Avalon streymisuppspretta. Avalon streymisviðmótið styður pakkaflutninga með pökkum fléttað yfir margar rásir. Avalon streymisviðmótsmerki geta lýst hefðbundnum streymisviðmótum sem styðja einn straum af gögnum án þess að vita um rásir eða pakkamörk. Slík viðmót innihalda venjulega gögn, tilbúin og gild merki. Avalon streymisviðmót geta einnig stutt flóknari samskiptareglur fyrir springa og pakkaflutninga með pökkum fléttað yfir margar rásir. Avalon streymisviðmótið samstillir í eðli sínu fjölrásarhönnun, sem gerir þér kleift að ná fram skilvirkum, tímafléttuðum útfærslum án þess að þurfa að innleiða flókna stjórnunarrökfræði. Avalon streymisviðmót styðja bakþrýsting, sem er flæðisstýringarbúnaður þar sem vaskur getur gefið merki til uppsprettu að hætta að senda gögn. Vaskurinn notar venjulega bakþrýsting til að stöðva gagnaflæði þegar FIFO biðminni hans er fullur eða þegar það hefur þrengsli á úttakinu.
Tengdar upplýsingar
Avalon tengi forskriftir
4G Turbo-V tímarit
Tímamynd fyrir ritrógík með kóðablokk 40
IP:
- Setur núll 20 bita í dálk 0 til 19 og skrifar gagnabita úr dálki 20.
- Skrifar alla 44 bitana í minni í 6 klukkulotum.
- Skrifar trellislokunarbita í dálk 28 til 31.
- Hækkar skrifa heimilisfang fyrir hverja línu.
- Myndar skrifvirkja merki fyrir 8 einstök vinnsluminni í einu.
IP-talan skrifar ekki fyllingarbita í vinnsluminni. Þess í stað yfirgefur IP-talan staðhaldara fyrir síubita í vinnsluminni og setur NULL bitana inn í úttakið meðan á lestri stendur. Fyrsta skrifin byrjar í dálki 20.
Tímamynd fyrir lestrarrökfræði með kóðablokk 40
Fyrir hverja lestur sérðu 8 bita í einni klukkulotu en aðeins tveir bitar gilda. IP-talan skrifar þessa tvo bita inn í vaktaskrána. Þegar IP myndar 8 bita sendir það þá til úttaksviðmótsins.
Tímamynd fyrir ritrógík með kóðablokk 6144
Fyllibitarnir eru frá dálki 0 til 27 og gagnabitarnir eru frá dálki 28. IP:
- Skrifar alla 6,148 bitana í minni í 769 klukkulotum.
- Skrifar trellislokunarbita í dálk 28 til 31.
- Hækkar skrifa heimilisfang fyrir hverja línu.
- Myndar skrifvirkja merki sem er búið til fyrir 8 einstök vinnsluminni í einu.
IP-talan skrifar ekki fyllingarbita í vinnsluminni. Í staðinn skilur IP-talan eftir staðhaldara fyrir síubita í vinnsluminni og setur NULL bitana inn í úttakið meðan á lestri stendur. Fyrsta skrifin byrjar í dálki 28.
Tímamynd fyrir lestrarrökfræði með kóðablokk 6144
Á lestri hliðinni gefur hver lestur 8 bita. Þegar 193. röð var lesin las IP-talan 8 bita, en aðeins einn biti er gildur. IP-talan myndar átta bita með vaktaskrám og sendir þá út með því að lesa úr næsta dálki.
Inntakstímarit
Úttakstímarit
4G Turbo-V bið og afköst
Töfin er mæld á milli inntaks fyrsta pakka SOP til úttaks fyrsta pakka SOP. Vinnslutíminn er mældur á milli inntaks fyrsta pakka SOP til úttaks síðasta pakka EOP.
Downlink hraðall
Afköst er hraðinn sem IP getur dælt inntakinu inn í niðurhalshraðann þegar hann er tilbúinn.
Töf, vinnslutími og afköst niðurtengla
Með hámarks stærð K 6,144 og E stærð 11,522. Vinnslutími mældur fyrir 13 kóðablokka. Klukkuhraði er 300 MHz.
| K | E | Seinkun | Vinnslutími | Inntaksafköst | ||
| (hringrás) | (okkur) | (hringrás) | (okkur) | (%) | ||
| 6,144 | 11,552 | 3,550 | 11.8 | 14,439 | 48.13 | 95 |
Útreikningur á biðtíma og vinnslutíma
- Myndin sýnir aðferðina til að reikna út leynd, vinnslutíma og afköst.
K Stærð á móti biðtíma
K Stærð á móti biðtíma
- k=40 til 1408
Uplink Accelerator biðtími og vinnslutími
- Með hámarks endurtekningarnúmeri = 6. Klukkuhraði er 300 MHz.
K E Seinkun Vinnslutími (hringrás) (okkur) (hringrás) (okkur) 86 40 316 1.05 318 1.06 34,560 720 2,106 7.02 2,150 7.16 34,560 1,408 3,802 12.67 3,889 12.96 34,560 1,824 4,822 16.07 4,935 16.45 28,788 2,816 7,226 24.08 7,401 24.67 23,742 3,520 8,946 29.82 9,165 30.55 34,560 4,032 10,194 33.98 10,445 34.81 26,794 4,608 11,594 38.64 11,881 39.60 6,480 5,504 13,786 45.95 14,129 47.09 12,248 6,144 15,338 51.12 15,721 52.40
Uplink Accelerator biðtími og vinnslutími
- Með hámarks endurtekningarnúmeri = 8
| K | E | Seinkun | Vinnslutími | ||
| (hringrás) | (okkur) | (hringrás) | (okkur) | ||
| 86 | 40 | 366 | 1.22 | 368 | 1.22 |
| 34,560 | 720 | 2,290 | 7.63 | 2,334 | 7.78 |
| 34,560 | 1,408 | 4,072 | 13.57 | 4,159 | 13.86 |
| 34,560 | 1,824 | 5,144 | 17.14 | 5,257 | 17.52 |
| 28,788 | 2,816 | 7,672 | 25.57 | 7,847 | 26.15 |
| áfram… | |||||
| 23,742 | 3,520 | 9,480 | 31.6 | 9,699 | 32.33 |
| 34,560 | 4,032 | 10,792 | 35.97 | 11,043 | 36.81 |
| 26,794 | 4,608 | 12,264 | 40.88 | 12,551 | 41.83 |
| 6,480 | 5,504 | 14,568 | 48.56 | 14,911 | 49.70 |
| 12,248 | 6,144 | 16,200 | 54 | 16,583 | 55.27 |
K Stærð vs biðtíma
- Fyrir max_iter=6
Mynd 19. K Stærð vs vinnslutími
- Fyrir max_iter=6
K Stærð vs biðtíma
- Fyrir max_iter=8
K Stærð vs vinnslutími
- Fyrir max_iter=8
Endurskoðunarferill skjala fyrir 4G Turbo-V Intel FPGA IP notendahandbók
| Dagsetning | IP útgáfa | Intel Quartus Prime hugbúnaðarútgáfa | Breytingar |
| 2020.11.18 | 1.0.0 | 20.1 | Fjarlægt borð í 4G Turbo-V árangur og auðlindanýting |
| 2020.06.02 | 1.0.0 | 20.1 | Upphafleg útgáfa. |
Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel Corporation eða dótturfélaga þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu. *Önnur nöfn og vörumerki geta verið eign annarra.
Skjöl / auðlindir
 |
intel 4G Turbo-V FPGA IP [pdfNotendahandbók 4G Turbo-V FPGA IP, 4G Turbo-V, FPGA IP |
