AN 906 Stratix 10 GX 400 SX 400 og TX 400 leið
Notendahandbók
AN 906: Intel® Stratix® 10 GX 400,
SX 400, og TX 400 leið og
Leiðbeiningar um hönnun gólfplans
AN 906 Stratix 10 GX 400 SX 400 og TX 400 leið
Þetta skjal lýsir leið og leiðbeiningum fyrir Intel® Stratix® 10 Gx 400 (1SG040), SX 400 (1SX040) og TX 400 (1ST040) tæki. Markmið þessara leiðbeininga er að gera þér kleift að ná sem bestum tímasetningarafköstum Intel Stratix 10 GX 400, SX 400 og TX 400 tækjanna.
Með grunnskipulagi tækisins og í gegnum raunhönnunarsöfnun gefur þetta skjal ráðleggingar fyrir þig til að fá besta faxið sem hægt er að fá.
Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel Corporation eða dótturfélaga þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu.
*Önnur nöfn og vörumerki geta verið eign annarra.
ISO 9001:2015 Skráð
Svæðistakmarkanir tækis
1.1.1. Chip skipulag
Mynd 1. Skipulag tækjaflísar
1.1.2. Gólfskipulagstakmarkanir
Það eru athyglisverðar takmarkanir á sumum svæðum vegna líkamlegrar staðsetningar og tiltæks auðlinda sem geta haft áhrif á afköst tímasetningar.
1.1.2.1. Möguleg þrengslasvæði
1.1.2.1.1. HPS og I/O Bank 3D Efst til hægri svæði
Þetta er staður mögulegrar þrengsla. Vegna takmörkunar á efnisleiðsögn er ytra minnisviðmótið (EMIF) og LVDS hér megin ekki aðgengilegt.
Mynd 2. HPS og I/O Bank 3D Efst til hægri Mögulegt þrengslasvæði
Intel mælir með því að þú forðast merktu M20K línuna inni á áherslusvæðinu til að draga úr mögulegum vandamálum.
1.1.2.1.2. SDM og I/O Bank 3A Neðst til hægri
Þetta er líka staður mögulegrar þrengsla. EMIF og LVDS hérna megin eru ekki aðgengileg líka.
Mynd 3. SDM og I/O Banki 3A Mögulegt þrengslissvæði neðst til hægri
Intel mælir með því að þú forðast merktu M20K línuna inni á áherslusvæðinu til að draga úr mögulegum vandamálum.
1.1.2.2. HPS-til-kjarna og I/O-til-kjarna umferð
Mynd 4. HPS-til-kjarna og I/O-til-kjarna umferð
Harða örgjörvakerfið (HPS)-til-kjarna tengingin efst í hægra horninu ásamt leiðarþunganum á svæðinu gerir I/O í þeim banka ekki hentug fyrir EMIF og LVDS tengi. Með því að tengja kjarnarökfræðina hægra megin við HPS viðmótið við hvaða rökfræði sem er sem fer út fyrir svæðið mun auka líkurnar á að umferðarþunga sé beitt.
Takmarkaðu rökfræðina á svæðinu með því að nota Logic Lock eiginleikann á hönnun til að leyfa næga leiðarnotkun til að létta á þrengslum. Ef frekari leynd er leyfð hjálpar leiðsla til að draga úr vandamálinu.
1.1.2.3. HPS skorsteinn
Mynd 5. HPS Skorsteinn
Það er hætta á að tengja rökfræði á vinstri og hægri hlið HPS strompsins eins og sýnt er á myndinni hér að ofan vegna takmarkaðra leiðarúrræða. Notaðu Logic Lock eiginleikann á hönnun til að takmarka magn merkja sem fara yfir svæðið og útvega leiðslur ef þær eru leyfðar til að auðvelda endurtímasetningu.
1.1.2.4. EMIF notkun
Mynd 6. EMIF notkun
Hætta er á lokunartíma í EMIF notkun á bönkum 3B og 3C ef notkun HPS og öruggra tækjastjóra (SDM) efst og neðst veitir þrengslum á svæðum sem fara yfir EMIF rökfræðiviðmótin. Rétt notkunarstaðsetning EMIF hjálpar til við að draga úr þrengslum.
Þú munt ekki geta fengið aðgang að EMIF notkun á bönkum 3A og 3D vegna mikillar hættu á að geta ekki staðið við tímasetningu. Rökfræði- og minnisauðlindir sem eru tiltækar, auknar vegna vandamála sem hægt er að breyta í hægra neðra horninu á milli SDM og EMIF banka 3A og efst í hægra horninu á milli HPS og EMIF banka 3D, gera það erfitt að mæta tímasetningu lokun.
Tafla 1.
Bank 3A, Bank 3B, Bank 3C og Bank 3D Notkun í Intel Stratix 10 GX 400, SX 400 og TX 400 tækjum
| Banki | Intel Stratix 10 TX 400 (1ST040) | Intel Stratix 10 GX 400 (1SG040) og SX 400 (1SX040) |
| 3A | Notaðu fyrir hvaða almenna I/O (GPIO) | Notaðu aðeins fyrir GPIO |
| 3B | Notaðu fyrir GPIO, EMIF eða LVDS | Notaðu fyrir GPIO, EMIF eða LVDS |
| 3C | Notaðu fyrir GPIO, EMIF eða LVDS | Notist aðeins fyrir 3.3V GPIO |
| 3D | Notaðu fyrir hvaða GPIO sem er | Notaðu aðeins fyrir 1.8V GPIO (það hefur 30 pinna) |
Raunhönnunartilraunir munu ákvarða hvort samsetning af HPS, SDM og EMIF á hægri dálknum sé framkvæmanleg.
1.1.3. Rökfræðinotkun
Með bráðabirgðarannsókninni mælir Intel með því að þú haldir rökfræðinotkuninni í hönnun þinni undir 70%. Fyrir hönnun með meira en 70% röknýtingu er mikil hætta á að hönnun þín uppfylli ekki tímasetningarkröfur.
Upphafleg greining á frammistöðu þrýstihnapps er byggð á hönnun með eftirfarandi rökfræðinotkun og klukkutíðni.
Tafla 2. Dæmiample Rökfræðinotkun og klukkutíðni
| Klukkutíðni (MHz) | Rökfræðinotkun |
| 491 | 16% |
| 368 | 25% |
| 320 | 25% |
Leyfa umritun skráningarflutningsstigs (RTL) og leiðsla til að hjálpa til við að uppfylla tímasetningarkröfur.
1.2. Endurskoðunarsaga skjala fyrir AN 906: Intel Stratix 10 GX 400, SX 400 og TX 400 Leiðbeiningar um leið og hönnun gólfplan
| Skjalaútgáfa | Breytingar |
| 2020.02.06 | Upphafleg útgáfa. |
Netútgáfa
Sendu athugasemdir
ID: 683813
AN-906
Útgáfa: 2020.02.06
AN 906: Intel® Stratix® 10 GX 400, SX 400 og TX 400 Leiðbeiningar um leið og hönnun gólfplan
Skjöl / auðlindir
 |
intel AN 906 Stratix 10 GX 400 SX 400 og TX 400 leið [pdfNotendahandbók AN 906 Stratix 10 GX 400 SX 400 og TX 400 leið, AN 906, Stratix 10 GX 400 SX 400 og TX 400 leið, 10 GX 400 SX 400 og TX 400 leið, 400 leið, 400 leið, SX 400 leið. |
