Intel Native Loopback Accelerator Functional Unit (AFU)
Um þetta skjal
Samþykktir
Tafla 1. Skjalasamningar
| samþykkt | Lýsing |
| # | Á undan skipun sem gefur til kynna að skipunin eigi að vera slegin inn sem rót. |
| $ | Gefur til kynna að skipun eigi að slá inn sem notanda. |
| Þessi leturgerð | Filenöfn, skipanir og lykilorð eru prentuð með þessu letri. Langar skipanalínur eru prentaðar með þessu letri. Þó langar skipanalínur kunni að fara yfir í næstu línu er skil ekki hluti af skipuninni; ekki ýta á enter. |
| Gefur til kynna að staðsetningartextinn sem birtist á milli hornsviganna verður að skipta út fyrir viðeigandi gildi. Ekki fara inn í hornsvigana. |
Skammstöfun
Tafla 2. Skammstöfun
| Skammstöfun | Stækkun | Lýsing |
| AF | Hröðunaraðgerð | Samsett vélbúnaðarhröðunarmynd útfærð í FPGA rökfræði sem flýtir fyrir forriti. |
| AFU | Hröðunartæki virka eining | Vélbúnaðarhraðalinn útfærður í FPGA rökfræði sem losar útreikningsaðgerð fyrir forrit frá örgjörvanum til að bæta afköst. |
| API | Forritunarviðmót forrita | Safn af undiráætlunarskilgreiningum, samskiptareglum og verkfærum til að smíða hugbúnaðarforrit. |
| ASE | AFU Simulation Umhverfi | Samhermiumhverfi sem gerir þér kleift að nota sama gestgjafaforritið og AF í hermiumhverfi. ASE er hluti af Intel® Acceleration Stack fyrir FPGA. |
| CCI-P | Core Cache tengi | CCI-P er staðlað viðmót sem AFUs nota til að hafa samskipti við gestgjafann. |
| CL | Skyndiminni lína | 64-bæta skyndiminni lína |
| DFH | Eiginleikahaus tækis | Býr til tengdan lista yfir eiginleikahausa til að bjóða upp á stækkanlega leið til að bæta við eiginleikum. |
| FIM | FPGA tengistjóri | FPGA vélbúnaðurinn sem inniheldur FPGA tengieininguna (FIU) og ytri tengi fyrir minni, netkerfi osfrv.
Accelerator Function (AF) tengist FIM á keyrslutíma. |
| FIU | FPGA tengieining | FIU er vettvangsviðmótslag sem virkar sem brú á milli vettvangsviðmóta eins og PCIe*, UPI og AFU hliðarviðmót eins og CCI-P. |
| áfram… | ||
Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel Corporation eða dótturfélaga þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu. *Önnur nöfn og vörumerki geta verið eign annarra.
| Skammstöfun | Stækkun | Lýsing |
| MPF | Minniseiginleikaverksmiðja | MPF er Basic Building Block (BBB) sem AFUs geta notað til að veita CCI-P umferð mótunaraðgerðir fyrir viðskipti við FIU. |
| Msg | Skilaboð | Skilaboð – stjórnunartilkynning |
| NLB | Native Loopback | NLB framkvæmir lestur og skrifar á CCI-P tengilinn til að prófa tengingu og afköst. |
| RdLine_I | Leslína ógild | Minnislesturbeiðni, með FPGA skyndiminni vísbendingu stillt á ógild. Línan er ekki í skyndiminni í FPGA en getur valdið FPGA skyndiminni mengun.
Athugið: Skyndiminnið tag fylgist með beiðnistöðu allra útistandandi beiðna á Intel Ultra Path Interconnect (Intel UPI). Þess vegna, jafnvel þó að RdLine_I sé merkt ógilt þegar því er lokið, eyðir það skyndiminni tag tímabundið til að fylgjast með beiðnistöðunni yfir UPI. Þessi aðgerð getur leitt til þess að skyndiminnislína er vísað út, sem hefur í för með sér skyndimengun. AdvaninntagÞað að nota RdLine_I er að það er ekki rakið af CPU skránni; þannig kemur það í veg fyrir snoop frá CPU. |
| RdLine-S | Lestu Line Shared | Minnislesturbeiðni með FPGA skyndiminni vísbendingu stillt á deilt. Reynt er að halda því í FPGA skyndiminni í sameiginlegu ástandi. |
| WrLine_I | Skrifa lína ógild | Minni skrifa beiðni, með FPGA skyndiminni vísbendingu stillt á Ógilt. FIU skrifar gögnin án þess að ætla að geyma gögnin í FPGA skyndiminni. |
| WrLine_M | Skrifa línu breytt | Memory Write Request, með FPGA skyndiminni vísbendingu stillt á Modified. FIU skrifar gögnin og skilur þau eftir í FPGA skyndiminni í breyttu ástandi. |
Orðalisti fyrir hröðun
Tafla 3. Hröðunarstafla fyrir Intel Xeon® CPU með FPGA orðalista
| Kjörtímabil | Skammstöfun | Lýsing |
| Intel Acceleration Stack fyrir Intel Xeon® CPU með FPGA | Hröðunarstafla | Safn hugbúnaðar, fastbúnaðar og verkfæra sem veitir hámarks tengingu milli Intel FPGA og Intel Xeon örgjörva. |
| Intel FPGA forritanlegt hröðunarkort (Intel FPGA PAC) | Intel FPGA PAC | PCIe FPGA eldsneytiskort. Inniheldur FPGA Interface Manager (FIM) sem parast við Intel Xeon örgjörva yfir PCIe strætó. |
Native Loopback Accelerator Functional Unit (AFU)
Native Loopback (NLB) AFU lokiðview
- NLB sampLe AFUs samanstanda af setti af Verilog og System Verilog files til að prófa minni lestur og ritun, bandbreidd og leynd.
- Þessi pakki inniheldur þrjá AFU sem þú getur smíðað úr sama RTL uppruna. Uppsetningin þín á RTL frumkóðanum býr til þessa AFU.
NLB Sample Accelerator Function (AF)
$OPAE_PLATFORM_ROOT/hw/samples skráin geymir frumkóða fyrir eftirfarandi NLB sampLe AFUs:
- nlb_mode_0
- nlb_mode_0_stp
- nlb_mode_3
Athugið: $DCP_LOC/hw/samples skráin geymir NLB sample AFUs frumkóði fyrir 1.0 útgáfupakkann.
Til að skilja NLB sampFyrir AFU frumkóðauppbyggingu og hvernig á að smíða hann, vísa til einnar af eftirfarandi Quick Start Guides (fer eftir því hvaða Intel FPGA PAC þú ert að nota):
- Ef þú ert að nota Intel PAC með Intel Arria® 10 GX FPGA skaltu skoða IntelProgrammable Acceleration Card með Intel Arria 10 GX FPGA.
- Ef þú ert að nota Intel FPGA PAC D5005 skaltu skoða Intel Acceleration Stack Quick Start Guide fyrir Intel FPGA forritanlegt hröðunarkort D5005.
Útgáfupakkinn veitir eftirfarandi þrjár sample AFs:
- NLB ham 0 AF: krefst hello_fpga eða fpgadiag gagnsemi til að framkvæma lpbk1 prófið.
- NLB ham 3 AF: krefst fpgadiag gagnsemi til að framkvæma trupt, lesa og skrifa próf.
- NLB ham 0 stp AF: krefst hello_fpga eða fpgadiag gagnsemi til að framkvæma lpbak1 prófið.
Athugið: nlb_mode_0_stp er sama AFU og nlb_mode_0 en með Signal Tap kembiforrit virkt.
Fpgadiag og hello_fpga tólin hjálpa viðeigandi AF við að greina, prófa og tilkynna um FPGA vélbúnaðinn.
Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel Corporation eða dótturfélaga þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu. *Önnur nöfn og vörumerki geta verið eign annarra.
Mynd 1. Native Loopback (nlb_lpbk.sv) Top Level Wrapper
Tafla 4. NLB Files
| File Nafn | Lýsing |
| nlb_lpbk.sv | Umbúðir á hæsta stigi fyrir NLB sem staðfestir beiðni umsækjanda og úrskurðaraðila. |
| arbiter.sv | Staðfestir AF prófið. |
| requestor.sv | Tekur við beiðnum frá gerðardómara og sniði beiðnirnar í samræmi við CCI-P forskriftina. Innleiðir einnig flæðistýringu. |
| nlb_csr.sv | Innleiðir 64-bita lestur/skrifa Control and Status (CSR) skrár. Skrárnar styðja bæði 32- og 64-bita lestur og ritun. |
| nlb_gram_sdp.sv | Innleiðir almennt tvískipt vinnsluminni með einni skriftengi og einni lesturtengi. |
NLB er tilvísunarútfærsla á AFU sem er samhæft við Intel Acceleration Stack fyrir Intel Xeon CPU með FPGA Core Cache Interface (CCI-P) tilvísunarhandbók. Aðalhlutverk NLB er að sannreyna hýsiltengingu með því að nota mismunandi minnisaðgangsmynstur. NLB mælir einnig bandbreidd og lestur / skrifa leynd. Bandbreiddarprófið hefur eftirfarandi valkosti:
- 100% lesið
- 100% skrifa
- 50% lesa og 50% skrifa
Tengdar upplýsingar
- Intel Acceleration Stack Quick Start Guide fyrir Intel forritanlegt hröðunarkort með Arria 10 GX FPGA
- Hröðunarstafla fyrir Intel Xeon örgjörva með FPGA Core Cache Interface (CCI-P) tilvísunarhandbók
- Intel Acceleration Stack Quick Start Guide fyrir Intel FPGA forritanlegt hröðunarkort D5005
Native Loopback Control og stöðuskrárlýsingar
Tafla 5. CSR nöfn, heimilisföng og lýsingar
| Bætisfang (OPAE) | Orð Heimilisfang (CCI-P) | Aðgangur | Nafn | Breidd | Lýsing |
| 0x0000 | 0x0000 | RO | DFH | 64 | Eiginleikahaus AF tækis. |
| 0x0008 | 0x0002 | RO | AFU_ID_L | 64 | AF auðkenni lágt. |
| 0x0010 | 0x0004 | RO | AFU_ID_H | 64 | AF auðkenni hátt. |
| 0x0018 | 0x0006 | Rsvd | CSR_DFH_RSVD0 | 64 | Skylda frátekin 0. |
| 0x0020 | 0x0008 | RO | CSR_DFH_RSVD1 | 64 | Skylda frátekin 1. |
| 0x0100 | 0x0040 | RW | CSR_SCRATCHPAD0 | 64 | Klóspjaldskrá 0. |
| 0x0108 | 0x0042 | RW | CSR_SCRATCHPAD1 | 64 | Klóspjaldskrá 2. |
| 0x0110 | 0x0044 | RW | CSR_AFU_DSM_BASE L | 32 | Lægri 32 bita af AF DSM grunnvistfangi. Neðri 6 bitarnir eru 4×00 vegna þess að vistfangið er samræmt 64-bæta skyndiminni línustærð. |
| 0x0114 | 0x0045 | RW | CSR_AFU_DSM_BASE H | 32 | Efri 32 bita af AF DSM grunnvistfangi. |
| 0x0120 | 0x0048 | RW | CSR_SRC_ADDR | 64 | Byrjaðu líkamlegt heimilisfang fyrir uppspretta biðminni. Allar lestrarbeiðnir miða á þetta svæði. |
| 0x0128 | 0x004A | RW | CSR_DST_ADDR | 64 | Byrjaðu heimilisfang fyrir biðminni á áfangastað. Allar skrifbeiðnir miða við þetta svæði |
| 0x0130 | 0x004C | RW | CSR_NUM_LINES | 32 | Fjöldi skyndiminnislína. |
| 0x0138 | 0x004E | RW | CSR_CTL | 32 | Stýrir prófflæði, ræsingu, stöðvun, þvingunarlokun. |
| 0x0140 | 0x0050 | RW | CSR_CFG | 32 | Stillir prófunarfæribreytur. |
| 0x0148 | 0x0052 | RW | CSR_INACT_THRESH | 32 | Óvirknimörk. |
| 0x0150 | 0x0054 | RW | CSR_INTERRUPT0 | 32 | SW úthlutar Interrupt APIC ID og Vector til tækisins. |
| DSM offset kort | |||||
| 0x0040 | 0x0010 | RO | DSM_STATUS | 32 | Prófastaða og villuskrá. |
Tafla 6. CSR bitareitir með tdamples
Þessi tafla sýnir CSR bitareitina sem eru háðir gildi CSR_NUM_LINES, . Í fyrrvample fyrir neðan = 14.
| Nafn | Bit Field | Aðgangur | Lýsing |
| CSR_SRC_ADDR | [63:] | RW | 2^(N+6)MB samræmt vistfang bendir á upphaf lestrar biðminni. |
| [-1:0] | RW | 0x0. | |
| CSR_DST_ADDR | [63:] | RW | 2^(N+6)MB samræmt vistfang bendir á upphaf skrifa biðminni. |
| [-1:0] | RW | 0x0. | |
| CSR_NUM_LINES | [31:] | RW | 0x0. |
| áfram… | |||
| Nafn | Bit Field | Aðgangur | Lýsing |
| [-1:0] | RW | Fjöldi skyndiminnislína til að lesa eða skrifa. Þessi þröskuldur getur verið mismunandi fyrir hvert próf AF.
Athugið: Gakktu úr skugga um að uppspretta og áfangastaðabuffar séu nógu stór til að taka á móti skyndiminni línur. CSR_NUM_LINES ætti að vera minna en eða jafnt og . |
|
| Fyrir eftirfarandi gildi, gerðu ráð fyrir =14. Síðan samþykkja CSR_SRC_ADDR og CSR_DST_ADDR 2^20 (0x100000). | |||
| CSR_SRC_ADDR | [31:14] | RW | 1MB samræmt heimilisfang. |
| [13:0] | RW | 0x0. | |
| CSR_DST_ADDR | [31:14] | RW | 1MB samræmt heimilisfang. |
| [13:0] | RW | 0x0. | |
| CSR_NUM_LINES | [31:14] | RW | 0x0. |
| [13:0] | RW | Fjöldi skyndiminnislína til að lesa eða skrifa. Þessi þröskuldur getur verið mismunandi fyrir hvert próf AF.
Athugið: Gakktu úr skugga um að uppspretta og áfangastaðabuffar séu nógu stór til að taka á móti skyndiminni línur. |
|
Tafla 7. Viðbótar CSR bitareiti
| Nafn | Bit Field | Aðgangur | Lýsing |
| CSR_CTL | [31:3] | RW | Frátekið. |
| [2] | RW | Þvingunarpróf lokið. Skrifar próflokunarfána og aðra frammistöðuteljara í csr_stat. Eftir að hafa þvingað fram prófun er ástand vélbúnaðar eins og prófun sem ekki er þvinguð. | |
| [1] | RW | Byrjar prófunarframkvæmd. | |
| [0] | RW | Virk lágt próf endurstilla. Þegar þær eru lágar breytast allar stillingarfæribreytur í sjálfgefin gildi. | |
| CSR_CFG | [29] | RW | cr_interrupt_testmode próf truflar. Myndar truflun í lok hvers prófs. |
| [28] | RW | cr_interrupt_on_error sendir truflun þegar villa kemur upp | |
| uppgötvun. | |||
| [27:20] | RW | cr_test_cfg stillir hegðun hvers prófunarhams. | |
| [13:12] | RW | cr_chsel velur sýndarrásina. | |
| [10:9] | RW | cr_rdsel stillir tegund lestrarbeiðni. Kóðunin eru með | |
| eftirfarandi gild gildi: | |||
| • 1'b00: RdLine_S | |||
| • 2'b01: RdLine_I | |||
| • 2'b11: Blönduð stilling | |||
| [8] | RW | cr_delay_en gerir kleift að setja inn af handahófi seinkun á milli beiðna. | |
| [6:5] | RW | Stillir prófunarham, cr_multiCL-len. Gild gildi eru 0,1 og 3. | |
| [4:2] | RW | cr_mode, stillir prófunarham. Eftirfarandi gildi eru gild: | |
| • 3'b000: LPBK1 | |||
| • 3'b001: Lesið | |||
| • 3'b010: Skrifaðu | |||
| • 3'b011: TRPUT | |||
| áfram… | |||
| Nafn | Bit Field | Aðgangur | Lýsing |
| Nánari upplýsingar um prófunarhaminn er að finna í Prófunarstillingar efni hér að neðan. | |||
| [1] | RW | c_cont velur yfirfærslu á prófi eða lokun prófs.
• Þegar 1'b0 lýkur prófinu. Uppfærir stöðu CSR þegar CSR_NUM_LINES talningu er náð. • Þegar 1'b1 fer prófið yfir á upphafsvistfangið eftir að það nær CSR_NUM_LINES talningu. Í veltuham lýkur prófinu aðeins við mistök. |
|
| [0] | RW | cr_wrthru_en skiptir á milli WrLine_I og Wrline_M beiðnigerða.
• 1'b0: WrLine_M • 1'b1: WrLine_I |
|
| CSR_INACT_THRESHOLD | [31:0] | RW | Óvirknimörk. Greinir lengd stöðvunar meðan á prófun stendur. Telur fjölda aðgerðalausra lota í röð. Ef óvirknin telur
> CSR_INACT_THRESHOLD, engar beiðnir eru sendar, engin svör eru send móttekið og inact_timeout merki er stillt. Að skrifa 1 í CSR_CTL[1] virkjar þennan telja. |
| CSR_INTERRUPT0 | [23:16] | RW | Interrupt Vector Number fyrir tækið. |
| [15:0] | RW | apic_id er APIC OD fyrir tækið. | |
| DSM_STATUS | [511:256] | RO | Villa við dumpform Prófunarhamur. |
| [255:224] | RO | Enda yfir höfuð. | |
| [223:192] | RO | Byrjaðu yfir höfuð. | |
| [191:160] | RO | Fjöldi skrifa. | |
| [159:128] | RO | Fjöldi lestra. | |
| [127:64] | RO | Fjöldi klukka. | |
| [63:32] | RO | Prófvilluskrá. | |
| [31:16] | RO | Bera saman og skiptast á árangursteljara. | |
| [15:1] | RO | Einstakt auðkenni fyrir hverja DSM stöðuritun. | |
| [0] | RO | Fáni fyrir lok prófs. |
Prófunarstillingar
CSR_CFG[4:2] stillir prófunarhaminn. Eftirfarandi fjögur próf eru í boði:
- LPBK1: Þetta er minnisafritunarpróf. AF-inn afritar CSR_NUM_LINES úr upprunalegu biðminni yfir á áfangaminnið. Þegar prófinu er lokið ber hugbúnaðurinn saman uppruna- og áfangastuðpúða.
- Lestu: Þetta próf leggur áherslu á lestrarleiðina og mælir lesbandbreidd eða leynd. AF les CSR_NUM_LINES frá CSR_SRC_ADDR. Þetta er aðeins bandbreidd eða leynd próf. Það staðfestir ekki lesin gögn.
- Skrifaðu: Þetta próf leggur áherslu á skrifslóðina og mælir ritun bandbreidd eða leynd. AF les CSR_NUM_LINES frá CSR_SRC_ADDR. Þetta er aðeins bandbreidd eða leynd próf. Það staðfestir ekki gögnin sem skrifuð eru.
- TRPUT: Þetta próf sameinar lestur og skrift. Það les CSR_NUM_LINES frá CSR_SRC_ADDR staðsetningu og skrifar CSR_NUM_LINES til CSR_SRC_ADDR. Það mælir einnig les- og skrifabandbreidd. Þetta próf athugar ekki gögnin. Lesin og skrifin eru ekki háð
Eftirfarandi tafla sýnir CSR_CFG kóðun fyrir prófin fjögur. Þessi töflusett og CSR_NUM_LINES, =14. Þú getur breytt fjölda skyndiminnislína með því að uppfæra CSR_NUM_LINES skrána.
Tafla 8. Prófunarstillingar
FPGA greining: fpgadiag
Fpgadiag tólið inniheldur nokkrar prófanir til að greina, prófa og tilkynna um FPGA vélbúnaðinn. Notaðu fpgadiag tólið til að keyra allar prófunarstillingar. Fyrir frekari upplýsingar um notkun fpgadiag tólsins, sjá fpgadiag hlutann í Open Programmable Acceleration Engine (OPAE) Tools Guide.
NLB Mode0 Hello_FPGA prófunarflæði
- Hugbúnaður frumstillir Device Status Memory (DSM) á núll.
- Hugbúnaður skrifar DSM BASE heimilisfangið til AFU. CSR Write(DSM_BASE_H), CSRWrite(DSM_BASE_L)
- Hugbúnaður undirbýr upphafs- og áfangaminni biðminni. Þessi undirbúningur er prófunarsértækur.
- Hugbúnaður skrifar CSR_CTL[2:0]= 0x1. Þessi skrif koma prófinu úr endurstillingu og í stillingarham. Stillingar geta aðeins haldið áfram þegar CSR_CTL[0]=1 og CSR_CTL[1]=1.
- Hugbúnaður stillir prófunarfæribreyturnar, svo sem src, destaddress, csr_cfg, num lines, og svo framvegis.
- Hugbúnaður CSR skrifar CSR_CTL[2:0]= 0x3. AF byrjar prófunarframkvæmd.
- Próf lokið:
- Vélbúnaður lýkur þegar prófun lýkur eða finnur villu. Þegar því er lokið uppfærir vélbúnaður AF DSM_STATUS. Hugbúnaðarkannanir DSM_STATUS[31:0]==1 til að greina próflok.
- Hugbúnaður getur þvingað fram próflok með því að skrifa CSR skrifar CSR_CTL[2:0]=0x7. Vélbúnaður AF uppfærir DSM_STATUS.
Endurskoðunarferill skjals fyrir AFU (Native Loopback Accelerator Functional Unit) notendahandbók
| Skjalaútgáfa | Intel hröðun Stack útgáfa | Breytingar |
| 2019.08.05 | 2.0 (styður með Intel
Quartus Prime Pro útgáfa 18.1.2) og 1.2 (studd með Intel Quartus Prime Pro Edition 17.1.1) |
Bætti við stuðningi við Intel FPGA PAC D5005 pallinn í núverandi útgáfu. |
| 2018.12.04 | 1.2 (styður með Intel
Quartus® Prime Pro Edition 17.1.1) |
Viðhaldsútgáfa. |
| 2018.08.06 | 1.1 (styður með Intel
Quartus Prime Pro útgáfa 17.1.1) og 1.0 (studd með Intel Quartus Prime Pro Edition 17.0.0) |
Uppfærði staðsetningu frumkóðans fyrir NLB sample AFU í NLB Sample Accelerator Function (AF) kafla. |
| 2018.04.11 | 1.0 (styður með Intel
Quartus Prime Pro Edition 17.0.0) |
Upphafleg útgáfa. |
Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel Corporation eða dótturfélaga þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu. *Önnur nöfn og vörumerki geta verið eign annarra.
Skjöl / auðlindir
 |
Intel Native Loopback Accelerator Functional Unit (AFU) [pdfNotendahandbók Native Loopback Accelerator Functional Unit AFU, Native Loopback, Accelerator Functional Unit AFU, Functional Unit AFU |
