Polar Fire FPGA Splash Kit JESD204B Standalone Interface
Umsóknarathugið
AN5978

Inngangur

(Spyrðu spurningu)

This document describes how to run the JESD204B standalone demo design on the Polar Fire ® Splash Board using the JESD204B Standalone Demo GUI application. The GUI application is packaged along with the design files. The demo design is a reference design built using the Polar Fire high-speed transceiver blocks and the CoreJESD204BTX and CoreJESD204BRX IP cores. It operates in Loopback mode by sending the CoreJESD204BTX data to the CoreJESD204BRX IP core through the transceiver lanes, which are looped back on the board. This loopback setup facilitates a standalone JESD interface demo that does not require Analog-to-Digital Converter (ADC) or Digital-to-Analog Converters (DAC).
Microchip Polar Fire devices have embedded, high-speed transceiver blocks that can handle data rates ranging from 250 Mbps to 12.5 Gbps. The transceiver (PF_XCVR) module integrates several functional blocks to support multiple high-speed serial protocols within the FPGA. JESD204B is a high-speed serial interface standard for data converters developed by the JEDEC committee. The JESD204B standard reduces the number of data inputs and outputs between the high-speed data converters and receivers.
Microchip býður upp á CoreJESD204BTX og CoreJESD204BRX IP-kjarna sem útfæra sendanda- og móttökuviðmót JESD204B staðalsins. Þessa IP-kjarna er auðvelt að samþætta við JESD204B-byggða gagnabreyta til að þróa forrit með mikla bandbreidd eins og þráðlausa innviða-sendi-viðtakendur, hugbúnaðarstýrð útvarp, læknisfræðileg myndgreiningarkerfi og ratsjá og örugg samskipti. Þessir IP-kjarna styðja tengibreidd frá x1 til x4 og tengihraða frá 250 Mbps til 12.5 Gbps á akrein með því að nota undirflokka 0, 1 og 2.
For more information about the JESD204B interface design implementation, and all the necessary blocks and IP cores instantiated in Libero® SoC, see Demo Design.

The JESD204B standalone interface design can be programmed using any of the following options:

• Using the .job file: Til að forrita tækið með því að nota .job file fylgir með hönnuninni files, see Programming the Device Using Flash Pro Express.
• Using Libero SoC: To program the device using Libero SoC, see Running the Demo Design. Use this option when the demo design is modified

Hönnunarkröfur

(Spyrðu spurningu)

Eftirfarandi tafla sýnir þau úrræði sem þarf til að keyra kynninguna.
Tafla 1-1. Hönnunarkröfur

Krafa	Útgáfa
Stýrikerfi	Windows®  10 and 11
Vélbúnaður
Polar Fire® Splash Kit with MPF300T-1FCG484E device	Útgáfa 2 eða nýrri
Hugbúnaður	Sjá readme.txt fyrir allar hugbúnaðarútgáfur sem þarf til að búa til þessa viðmiðunarhönnun. file veittar í hönnuninni files.
Flash Pro Express
GUI executable (provided with the design files)
Libero® SoC

Forkröfur

(Spurðu spurningu)

Áður en þú byrjar skaltu framkvæma eftirfarandi skref:

• Download and install Libero® SoC (as indicated in the website for this design) on the host PC from Libero SoC Documentation.
• Sækja kynningu hönnun files frá www.microchip.com/en-us/application-notes/an5978.
• Install the GUI application by running the setup.exe file fáanleg í hönnuninni files mappa: <$Design_Files_Skrá>/mpf_an5978_df/GUI
  Í lok uppsetningarinnar gætirðu verið beðinn um að hlaða niður og setja upp FPGA_GUI_Pack, ef það er ekki þegar tiltækt á kerfinu þínu.
• Alternatively, you can manually download and install the Microchip FPGA_GUI_Pack.

Mikilvægt: A Libero® Gold license is required to evaluate your designs using the Polar Fire® Splash Kit.

Demo hönnun

(Spurðu spurningu)

The Polar Fire® JESD204B demo design is developed to interface JESD204B-compliant data converters with Polar Fire devices. The design functions as follows:

1. The DATA_HANDLE_0 block interfaces with the GUI. The GUI enables the selection of either PRBS or waveform input.
2. The DATA_HANDLE_0 block forwards the input selection to the DATA_GENERATOR_0 block, which generates and sends the corresponding input data to the CoreJESD204BTX IP core.
3. The CoreJESD204BTX IP core performs JESD204B transmitter functions based on the configuration and transmits the data to the PF_XCVR (transceiver) IP core.
4. The encoded data is received by the CoreJESD204BRX IP core because the TX and RX lanes of the PF_XCVR block are looped back.
5. The CoreJESD204BRX IP core performs JESD204B receiver functions based on the configuration and transmits the data to the GUI for viewað nota valda inntakið.

Mikilvægt: Hvenær a data error or link error is selected on the GUI, the error generator block generates that error and displays it on the GUI.
The following figure shows the hardware implementation of the JESD204B interface demo.

Figure 3-1. Hardware Implementation Block Diagram

3.1. Design Implementation (Spurðu spurningu)
Eftirfarandi mynd sýnir hönnunarútfærslu Libero® á sýnikennslu JESD204B viðmótsins.

Mynd 3-2. JESD204B Viðmótshönnun

Eftirfarandi tafla sýnir mikilvæg inntaks- og úttaksmerki hönnunarinnar.
Tafla 3-1. Inntaks- og úttaksmerki

Merki	Lýsing
Inntaksmerki
LANE0_RXD_P and LANE0_RXD_N	Transceiver receiver differential inputs
ARST_N	External reset obtained from push button switch on board
RX	Receiver of UART interface
REF_CLK_PAD_P_0 and REF_CLK_PAD_N_0	Differential reference clock obtained from the on-board 125 MHz oscillator
SEL_IN[3:0]	Signal mapped to DIPs 1, 2, 3 and 4 of SW8 dip slide switch used to debug the status and errors
Úttaksmerki
LANE0_TXD_P and LANE0_TXD_N	Transceiver transmitter differential outputs
LED_OUT[7:0]	Signal that indicates whether link is up or down
TX	Transmitter of UART interface

3.2. IP-stillingar (Spurðu spurningu)
Vélbúnaðarhönnunin fyrir JESD204B tengið inniheldur eftirfarandi blokkir.
3.2.1. Data Handle (Spurðu spurningu)
Gagnahandfangsblokkin (DATA_HANDLE_0) tekur við upplýsingum um val á inntaksgögnum og upplýsingar um tengil eða gagnavillu frá notendaviðmótinu. Þessi blokk sendir einnig gögnin sem berast frá CoreJESD204BRX kjarnanum og gagna- eða tengilsstöðuvilluna til notendaviðmótsins fyrir viewing.
3.2.2. Data Generator (Spurðu spurningu)
Gagnagjafinn er með PRBS-gjafa og bylgjuformgjafa. PRBS-gjafinn býr til PRBS7, PRBS15, PRBS23 og PRBS31 mynstur. Villuinnsetningarstilling sem er innbyggð í PRBS-gjafanum setur villu inn í PRBS-röðina. Bylgjuformgjafinn býr til sínus-, sagtans-, þríhyrnings- og ferhyrningsbylgjur. Gagnagjafinn sendir 64-bita prófunarmynstur í JESD204BTX kjarnann, sem síðan sendir gögnin til senditækisins.
3.2.3. PF_TPSRAM (Spurðu spurningu)
Það eru tvö tilvik af PF_TPSRAM blokkum, PF_TPSRAM_C0 blokkin geymir stöðu JESD204B tengisins áður en hún er send til notendaviðmótsins. PF_TPSRAM_C1 blokkin geymir gögnin sem berast frá CoreJESD204BRX áður en gögnin eru send til notendaviðmótsins.
3.2.4. Error Generator (Spurðu spurningu)
Villugjafarblokkin (ERR_GEN_0) býr til tengivillur með því að senda handahófskennd gögn milli CoreJESD204BTX og PF_XCVR þegar tengivillumyndun er valin í notendaviðmótinu.
3.2.5. PRBS_checker (Spurðu spurningu)
Gagnaprófarinn tekur við 64-bita gögnum frá CoreJESD204BRX IP kjarnanum og kannar hvort móttekin gögn séu rétt. Hann býr til villutölu og stöðumerki, sem eru send til notendaviðmótsins til að gefa til kynna stöðu. Gagnaprófarinn kannar eingöngu PRBS raðir sem gagnaframleiðandinn býr til.
3.2.6. LED Debug (Spurðu spurningu)
LED villuleitarblokkin (LED_DEBUG_BLK_0) kembir stöðu JESD204B tengisins og aðrar villur. Þegar tengingin er virk, lýsa LED ljós 1, 2, 3, 4, 5 og 6, en LED ljós 7 og 8 lýsa ekki (þegar DIP 1, 2, 3 og 4 eru stillt á lágt á SW8 DIP rennihnappinum).
3.2.7. Init_monitor (Spurðu spurningu)
When the DEVICE_INIT_DONE signal from Init_monitor block goes high, the transceiver is completely configured. This signal is and ed with ARST_N signal to get proper reset signal for the design.
3.2.8. CORERESET_PF (Spurðu spurningu)
CoreReset_PF samstillir endurstillingar við notendaskilgreint klukkusvið. Þetta tryggir að þótt staðhæfingin sé ósamstillt, þá sé neitunin samstillt við klukkuna.
3.2.9. CoreJESD204BTX (Spurðu spurningu)
CoreJESD204BTX is the transmitter interface of the JEDEC JESD204B standard. For this demo design, this IP core is configured in Libero®, as shown in the following figure.

Mynd 3-3. CoreJESD204BTX stillingarforrit

For more information about CoreJESD204BTX, see CoreJESD204BTX Handbook.
3.2.10. CoreJESD204BRX (Spyrja spurningar)
CoreJESD204BRX is the receiver interface of the JEDEC JESD204B standard. For this demo design, this IP core is configured in Libero®, as shown in the following figure.
Note: To view Til að ljúka stillingunni skaltu opna IP-stillingarforritið innan hönnunarinnar.

Mynd 3-4. CoreJESD204BRX stillingarforrit

For more information about CoreJESD204BRX, see CoreJESD204BRX Handbook.
3.2.11. Transceiver Interface (Spurðu spurningu)
The Polar Fire ® high-speed transceiver (PF_XCVR) is a hard IP block designed to support high-speed data rates ranging from 250 Mbps to 12.5 Gbps. In this demo, the transceiver block (PF_XCVR) is configured in 8b10b mode with a Clock Data Recovery (CDR) reference clock of 125 MHz to support 5.0 Gbps data rate.
The Polar Fire transmit PLL (PF_TX_PLL) provides the reference clock feed to the transceiver. The dedicated reference clock (PF_XCVR_REF_CLK) drives the PF_TX_PLL to generate the desired output clock for the 5.0 Gbps data rate.
Eftirfarandi mynd sýnir stillingu sendiviðmótsviðmótsins.
Note: To view Til að ljúka stillingunni skaltu opna IP-stillingarforritið innan hönnunarinnar.

Mynd 3-5. Stillingarforrit fyrir sendiviðmót

Uppbygging klukku

(Spurðu spurningu)

Í viðmiðunarhönnuninni eru þrjú klukkusvið:

• RX_CLK (125 MHz)
• TX_CLK (125 MHz)
• FAB_REF_CLK (125 MHz)

Innbyggði 125 MHz kristalsollirinn knýr XCVR viðmiðunarklukkuna, sem sendir klukku til DATA_GENERATOR, CoreJESD204BTX, ERR_GEN, CoreJESD204BRX, LED_DEBUG, PRBS_CHECKER, TPSRAM C0 & C1 og DATA_HANDLE.
Mikilvægt: Ef there is a change in the data rate or reference clock of the transceiver, you must reconfigure COREUART.
Eftirfarandi mynd sýnir klukkuskipulagið.
Mynd 4-1. Klukka uppbygging

Endurstilla uppbyggingu

(Spurðu spurningu)

The DEVICE_INIT_DONE and external reset signal ARST_N are mapped to pin N4 on the Splash Kit.
These signals initiate the system reset (FABRIC_RESET_N) through the res_syn_0 block.
FABRIC_RESET_N merkið frá res_syn_0 blokkinni endurstillir eftirfarandi einingar beint:

• KjarniJESD204BRX
• KjarniJESD204BTX
• PF_XCVR (LANE0_PMA_ARST_N)

Að auki er FABRIC_RESET_N tengt við endurstillingarsamstillingarblokkina, sem dreifir samstilltum endurstillingarmerkjum til eftirfarandi virkniblokka:

• prbs_checker
• GAGNA_HANDLE
• GAGNAFRÆÐINGUR
• ERR_GEN
• LED_DEBUG_BLK
  RX_RESET_N output from the CoreJESD204BRX module supplies reset signals to:
• LANE0_PCS_ARST_N input of the PF_XCVR_0 module
• LED_DEBUG block (EPCS_0_RX_RESET_N)

Eftirfarandi mynd sýnir endurstillingu uppbyggingu.
Mynd 5-1. Endurstilla uppbyggingu

Simulating the Polar Fire® JESD204B Design

(Spurðu spurningu)
Til að líkja eftir hönnuninni skaltu framkvæma eftirfarandi skref:

1. Start Libero®, and select Project > Tool Profiles….
2. In the Tool ProfileÍ glugganum skaltu velja Samantekt og hermun í Verkfæri-rúðunum og velja nýjustu virku uppsetningarslóðirnar fyrir þessi tvö verkfæri.

Fyrir hermun, skoðaðu hönnunina files möppuna, búðu til Libero verkefnið með því að nota meðfylgjandi TCL forskriftir og smelltu á Simulate eins og sýnt er á mynd 6-2. Nánari upplýsingar er að finna í viðauka B: Keyrsla TCL forskriftarinnar.
Prófunarbekkur er til staðar til að herma eftir mynstri og bylgjuformi JESD204B PRBS. Eftirfarandi mynd sýnir samspil prófunarbekkjarins og hönnunarinnar.
Mynd 6-1. Samspil prófunarbekkjar og JESD204B sýnihönnunar

Prófunarbekkurinn býr til prófunarval fyrir PRBS inntakið (PRBS7, PRBS15, PRBS23 og PRBS31) og bylgjuformsinntakið (sínusbylgja, sagtannsbylgja, þríhyrningsbylgja og ferhyrningsbylgja). Hann fylgist einnig með stöðumerkjum úttaks JESD204B (SYNC_N, ALIGNED og CGS_ERR) til að staðfesta fasa JESD204B og stöðumerkjum úttaks PRBS prófunaraðilans O_BAD og O_ERROR[4:0].
To simulate the design, in the Design Flow tab, double-click Simulate under Verify Pre Synthesized Design. The Simulate option is highlighted in the following figure.

Mynd 6-2. Að herma eftir hönnuninni

Þegar hermunin hefst safnar hermunartólið saman öllum hönnunarheimildum files, keyrir hermunina og stillir bylgjuformið viewtil að sýna hermunarmerkin.
Note: In certain cases, a prompt may appear asking for the selection of an active stimulus before starting the simulation. To resolve this, navigate to the Stimulus Hierarchy, right-click PF_JESD204B_SA_TOP_TB_8b (top.v) and select Set as Active Stimulus, as shown in the following figure.
Mynd 6-3. Stilla sem virkan örvunarbúnað

6.1. Simulation Flow (Ask a Question)
The following steps describe the JESD204B testbench simulation flow:

1. At the start, the NSYSRESET signal resets all of the components.
2. After the transceiver block is initialized, the TB_RX_READY signal is asserted high.
3. The JESD204BRX issues a synchronization request by driving the TB_SYNC_N pin low.
4. The JESD204BRX block checks the k28.5 characters transmitted by the JESD204BTX block.
5. The CGS and ILA phase starts after the TB_SYNC_N signal is asserted high.
6. The testbench checks whether the CGS_ERR signal asserts low or not, and completes the code group synchronization phase.
7. The JESD204BRX link asserts the TB_SYNC_N signal to high.
8. After the successful completion of the CGS phase, the JESD204BTX block starts the Initial Lane
   Alignment (ILA) sequence by transmitting four multi-frames in the following sequence:
   – First frame at TB_TX_SOMF = 0x8
   – Second frame at TB_TX_SOMF = 0x2
   – Third frame at TB_TX_SOMF = 0x8
   – Fourth frame at TB_TX_SOMF = 0x2
9. The JESD204BRX link starts receiving four multi-frames in the following sequence:
   – First frame at TB_TX_SOMF = 0x8
   – Second frame at TB_TX_SOMF = 0x2
   – Third frame at TB_TX_SOMF = 0x8
   – Fourth frame at TB_TX_SOMF = 0x2
10. The ILA phase test passes if all JESD204BRX DATA_OUT is properly received with frame alignment.
11. After successful completion of the ILA phase, the JESD204BTX block enters into the data phase.
12. In the data phase, the following data is fed to the JESD204BTX block: PRBS7, PRBS15, PRBS23 and PRBS31 using the PRBS generator.
13. Sine, Square, Saw and triangular waves are generated from the waveform generator.
14. The PRBS checker checks the received PRBS pattern against the expected PRBS pattern.
15. The waveform output can be viewed in the simulation window on corresponding wave selection as shown in Figure 6-5.
16. If the data checker does not detect any error, the testbench issues a TESTBENCH PASSED message stating that the simulation was successful. If an error is detected, the testbench issues a TESTBENCH FAILED message to indicate that the testbench has failed.
    While the simulation is running, you can see the status of the test cases in the Transcript window of Model Sim, as shown in the following figure.

Mynd 6-4. Umritunargluggi

Eftir hermun birtir bylgjuformsglugginn hermunarbylgjuformin eins og sýnt er á eftirfarandi mynd.
Note: You may notice some warnings in the log. These appear because UART is not used in the simulation. The simulation is focused only on JESD, while UART and RAM are included for GUI purposes.
Mynd 6-5. Gluggi fyrir hermunarbylgjuform

Að setja upp kynninguna

(Spurðu spurningu)

After generating the bitstream, the Polar Fire® device must be programmed. To program the Polar Fire device, perform the following steps:

1. Ensure that the jumper settings on the board are same as listed in the following table.
   Tafla 7-1. Jumper stillingar

   Jumper	Lýsing	Sjálfgefið
   J11	Lokaðu pinna 1 og 2 fyrir forritun í gegnum FTDI flísina. Opnið pinna 1 og 2 til forritunar í gegnum utanaðkomandi FlashPro4 eða FlashPro5 tæki.	Opið
   J3	Stökkbreytir til að velja kjarnahljóðstyrkinntage. Lokaðu pinna 1 og 2 fyrir 1.05 V. Opnaðu pinna 1 og 2 fyrir 1.0 V.	Lokað
   J10	Lokið pinna 1 og 2 til að forritun sé í gegnum ytri SPI-flassið. Ef J10 er opinn, gerir það kleift að nota SPI slave forritun með FTDI flísinni.	Opið

2. Tengdu aflgjafasnúruna við J2 tengið á borðinu.
3. Connect the USB cable from the host PC to the J1 (FTDI port) on the board.
4. Power On the board using the SW1 slide switch.
   When the board is powered up, power supply LEDs 1 to 4 glow. For more information about LEDs on the Polar Fire Splash Board, see UG0786: Polar Fire FPGA Splash Kit User Guide.
5. In Libero Design Flow tab, double-click Run PROGRAM Action.

Til view samsvarandi log file, farðu í flipann Skýrslur, hægrismelltu á Keyra forritsaðgerð og veldu View Skýrsla.
Þegar forritun tækisins hefur verið lokið birtist grænt hakmerki eins og sýnt er á eftirfarandi mynd. Nánari upplýsingar um hvernig á að keyra sjálfstæða kynningu á JESD204B er að finna í Keyrsla kynningarinnar.

Mynd 7-1. Forritun tækis lokið

Programming the Device Using Flash Pro Express

(Spurðu spurningu)
This section describes how to program the Polar Fire® device with the programming job file using Flash Pro Express. The .job file er fáanlegt í eftirfarandi hönnun fileStaðsetning s möppu: mpf_an5978_df/Forritun_Files/top. job.

Til að forrita tækið skaltu framkvæma eftirfarandi skref:

1. Ræstu Flash Pro Express hugbúnaðinn á hýsingartölvunni.
2. To create a new project, click New or New Job Project from Flash Pro Express Job from Project menu.
3. Sláðu inn eftirfarandi í New Job Project frá Flash Pro Express Job svarglugganum:
   – Forritunarstarf file: Smelltu á Vafra og farðu að staðsetningu þar sem starfið er file er staðsett og veldu fileSjálfgefin staðsetning er: mpf_an5978_df/Programming_Files/top. job.
   – Flash Pro Express job project location: Click Browse and navigate to the Flash Pro Express project location.
   Figure 8-1. New Job Project from Flash Pro Express Job
4. Smelltu á OK. Nauðsynleg forritun file er valið og tilbúið til forritunar í tækinu.
5. The Flash Pro Express window appears, as shown in the following figure. Confirm that a programmer number appears in the Programmer field. If not, confirm the board connections and click Refresh/Rescan Programmers.
   Mynd 8-2. Forritun tækisins
6. Smelltu á RUN. Þegar tækið hefur verið forritað með góðum árangri birtist staða RUN PASSED eins og sýnt er á eftirfarandi mynd.
   Mynd 8-3. FlashPro Express— Hlaupa STAÐAÐ
7. Lokaðu Flash Pro Express eða smelltu á Hætta á Verkefnaflipanum.

Að keyra kynninguna

(Spurðu spurningu)

This section describes how to use the JESD204B GUI to run the JESD204B demo on the Polar Fire® Splash Board.
9.1. Installing the GUI (Spurðu spurningu)
To run the demo, install the JESD204B GUI. The GUI allows selection of different PRBS test patterns as input, and displays the JESD204B status signals and the PRBS status received from the board.
The Waveform tab of the GUI displays the output waveforms received from the board for each waveform selected as input.

Til að setja upp GUI skaltu framkvæma eftirfarandi skref:

1. Install the JESD204B_GUI application (setup.exe) from the following design files folder: mpf_an5978_df/GUI.
2. To start the GUI application, double-click the JESD204B_GUI application from the installation directory.

9.2. Running the Demo Design (Spurðu spurningu)
Til að keyra kynninguna á JESD204B skaltu framkvæma eftirfarandi skref:

1. Connect the jumpers and set up the Polar Fire® Splash Board as described in steps 1 to 4 of Setting Up the Demo.
2. In Device Manager on the host PC, note the COM port associated with the USB serial converter
   C. To determine the COM port, check the Location field in the properties of each COM port.
3. On the Start menu of the host PC, click JESD204B_GUI.
4. From the list of COM ports, select the COM port identified in the step 2, and click Connect, as shown in the following figure.
   Mynd 9-1. Val á COM tengi Important: Port numbers may vary. In this exampCOM tengi 32 er rétta tengið til að velja.
   Eftir að tengingin hefur tekist verður vísirinn fyrir hýsingartengingu grænn, eins og sýnt er á eftirfarandi mynd.
   Mynd 9-2. Vel heppnuð tenging við vefþjónEftirfarandi tafla sýnir stöðumerkin sem birtast í JESD204B notendaviðmótinu.
   Tafla 9-1. Stöðumerki í JESD204B notendaviðmóti

   Merki	Lýsing
   Tenging gestgjafa	Shows the UART communication status.
   Staða tengils	Sýnir stöðu samskiptatengilsins milli TX og RX.
   SAMSTILLING_N	Gefur til kynna stöðu JESD204B.
   JÁTTAST	Gefur til kynna að allar senditækisbrautir séu í takt.
   RX GILD	Gefur til kynna að RX gögnin séu gild. Í 8b10b ham gefur til kynna að kommajöfnun hafi átt sér stað og CDR sé læst.
   PRBS staða	Gefur til kynna PRBS villu.
   Villufjöldi	Sýnir fjölda villna sem komu upp við PRBS-athugun
   CGS_ERR	Gefur til kynna villu í samstillingu kóðahóps.
   NIT_ERR	Gefur til kynna villu sem segir „ekki í töflu“.
   DISP ERR	Gefur til kynna misræmisvillu.
   LINK_CD_ERR	Indicates a link configuration data mismatch.
   UCC_ERR	Gefur til kynna villu sem varðar „óvæntan stýritákn“.

5. From the Input Selection list, select the pattern to be transmitted, and click START, as shown in the following figure.
   Mynd 9-3. Val á mynstriValið mynstur er sent yfir raðtenginguna og móttekið af CoreJESD204BRX, sem athugar hvort villur séu til staðar. Hægt er að fylgjast með stöðu JESD204B hvenær sem er með stöðumerkjunum á notendaviðmótinu, eins og sýnt er á eftirfarandi mynd.
   Mynd 9-4. Tengistaða og staða JESD204B
6. To generate an error in the PRBS data, click Generate Data Error.
   The PRBS Status indicator turns red, and the Error Count field displays the number of errors, as shown in the following figure.
   Mynd 9-5. Gagnavilla
7. Click Clear Error to clear the errors in the PRBS data and reset the PRBS status.
   The PRBS Status indicator turns green, and the Error Count changes to 0, as shown in the following figure.
   Mynd 9-6. Gagnavilla hreinsuð
8. To generate a link error between CoreJESD204BTX and the transceiver lane, click Generate Link Error.
   Vísarnir Tengingarstaða, SYNC_N, ALIGNED, RX VALID, DISP_ERR og CGS_ERROR verða rauðir, eins og sýnt er á eftirfarandi mynd.
   Mynd 9-7. Tengingarvilla
9. To clear the link error, click Clear Error.
   The status indicators turn green, as shown in the following figure.
   Mynd 9-8. Villa við að hreinsa tengil
10. To change the pattern, select Triangle from the Input Selection list.
    The selected pattern is sent over the serial transmit link and received by CoreJESD204BRX. At any time, the JESD204B status can be monitored using the status signals on the GUI.
11. Til view Bylgjuformið sem berst frá CoreJESD204BRX, smellið á flipann Bylgjuform, eins og sýnt er á eftirfarandi mynd.
    Mynd 9-9. Þríhyrningsbylgjuform
12. To end the demo, click Stop and close the GUI.

Appendix A: References

(Spurðu spurningu)

Í þessum hluta eru tilgreind skjöl sem veita frekari upplýsingar um JESD204B staðalinn og IP-kjarna sem notaðir eru í sýnihönnuninni.

• For information about the JESD204B interface standard, visit the JEDEC websíða.
• For information about Polar Fire transceiver blocks, PF_TX_PLL and PF_XCVR_REF_CLK, see Polar Fire Family Transceiver User Guide.
• For more information about PF_TPSRAM (PF Micro SRAM), see Polar Fire Family Fabric User Guide.
• For more information about CoreJESD204BTX, see CoreJESD204BTX Handbook.
• For more information about CoreJESD204BRX, see CoreJESD204BRX Handbook.
• For more information about Libero, Model Sim and Simplify, see the Microchip Libero SoC websíðu.

Appendix B: Running the TCL Script

(Spurðu spurningu)

TCL forskriftir eru í hönnuninni files möppu undir skránni HW. Ef nauðsyn krefur er hægt að endurskapa hönnunarflæðið frá hönnunarframkvæmd þar til verkið er búið til fileTil að keyra TCL skaltu framkvæma eftirfarandi skref:

1. Launch the Libero® software.
2. Veldu Verkefni > Keyra skriftu….
3. Smelltu á Browse og veldu script.tcl úr niðurhaluðu HW skránni.
4. Smelltu á Run.

Eftir að TCL forskrift hefur verið keyrð er Libero verkefnið búið til innan vélbúnaðarmöppunnar. Nánari upplýsingar um TCL forskriftir er að finna í mpf_an5978_df/HW/TCL_Script_readme.txt.
Nánari upplýsingar um TCL skipanir er að finna í TCL skipanahandbókinni. Ef þú hefur einhverjar spurningar sem koma upp við keyrslu TCL handritsins skaltu hafa samband við tæknilega aðstoð.

Endurskoðunarsaga

(Spurðu spurningu)

Endurskoðunarferillinn lýsir þeim breytingum sem voru innleiddar í skjalinu. Breytingarnar eru taldar upp eftir endurskoðun, frá og með núverandi útgáfu.

Endurskoðun	Dagsetning	Lýsing
A	08/2025	The following is the list of changes made in the revision A of the document: • The document was migrated to the Microchip template. • The document number was updated from 50200796 to DS00005978. • The document ID was updated from DG0796 to AN5978.
3.0	—	This document is updated with respect to Libero® SoC Polar Fire v2.2 release.
2.0	—	This document is updated with respect to Libero SoC Polar Fire v2.1 release.
1.0	—	Fyrsta birting þessa skjals.

Microchip FPGA stuðningur

Microchip FPGA vöruhópur styður vörur sínar með ýmsum stuðningsþjónustu, þar á meðal þjónustu við viðskiptavini, tæknilega þjónustumiðstöð, a websíðuna og söluskrifstofur um allan heim.
Viðskiptavinum er bent á að heimsækja Microchip á netinu áður en þeir hafa samband við þjónustudeild þar sem mjög líklegt er að fyrirspurnum þeirra hafi þegar verið svarað.
Hafðu samband við tækniaðstoð í gegnum websíða á www.microchip.com/support. Nefndu hlutanúmer FPGA tækisins, veldu viðeigandi tilfellaflokk og hlaðið upp hönnun files meðan verið er að búa til tæknilega aðstoð.
Hafðu samband við þjónustuver fyrir ótæknilega vöruaðstoð, svo sem vöruverð, vöruuppfærslur, uppfærsluupplýsingar, pöntunarstöðu og heimild.

• Frá Norður-Ameríku, hringdu í 800.262.1060
• Frá öðrum heimshornum, hringdu í 650.318.4460
• Fax, hvar sem er í heiminum, 650.318.8044

Örflöguupplýsingar

Vörumerki
„Microchip“ nafnið og lógóið, „M“ merkið og önnur nöfn, lógó og vörumerki eru skráð og óskráð vörumerki Microchip Technology Incorporated eða hlutdeildarfélaga þess og/eða dótturfélaga í Bandaríkjunum og/eða öðrum löndum („Microchip“ Vörumerki“). Upplýsingar um Microchip vörumerki er að finna á https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

Lagatilkynning
Þetta rit og upplýsingarnar hér má aðeins nota með Microchip vörur, þar á meðal til að hanna, prófa og samþætta Microchip vörur með forritinu þínu. Notkun þessara upplýsinga á annan hátt brýtur í bága við þessa skilmála. Upplýsingar um tækjaforrit eru aðeins veittar þér til þæginda og uppfærslur kunna að koma í stað þeirra. Það er á þína ábyrgð að tryggja að umsókn þín uppfylli forskriftir þínar. Hafðu samband við staðbundna söluskrifstofu Microchip til að fá frekari aðstoð eða fáðu frekari aðstoð á www.microchip.com/en-us/support/design-help/client-support-services.

ÞESSAR UPPLÝSINGAR ER LAÐAR AF MICROCHIP „Eins og þær eru“. MICROCHIP GERIR ENGIN STAÐSETNING EÐA ÁBYRGÐ HVORKI ER SKÝRT EÐA ÓBEINING, SKRIFTLIG EÐA munnlega, LÖGBEÐUR EÐA ANNARS, TENGJAÐ UPPLÝSINGUM ÞAÐ MEÐ EN EKKI TAKMARKAÐ VIÐ EINHVERJAR ÓBEINNAR Ábyrgðar- og ábyrgðir HÆFNI Í SÉRSTÖKNUM TILGANGI EÐA ÁBYRGÐ TENGST ÁSTANDI ÞESS, GÆÐUM EÐA AFKOMU.
MICROCHIP VERÐUR Í ENGUM TILKYNNINGUM ÁBYRGÐ Á NEIGU ÓBEINU, SÉRSTÖKUM, REFSINGU, TILVALUSTU EÐA AFLEITATAPI, Tjóni, KOSTNAÐI EÐA KOSTNAÐI af einhverju tagi sem tengist UPPLÝSINGUM EÐA NOTKUN ÞEIRRA, HVER SEM AFRIÐI AF ÞVÍ. MÖGULEIKUR EÐA Tjónið er fyrirsjáanlegt. AÐ FULLSTA MÁL LÖGUM LEYFIÐ VERÐUR HEILDARÁBYRGÐ MICROCHIP Á ALLAR KRÖFUR Á EINHVER HÁTT TENGST UPPLÝSINGARNIR EÐA NOTKUN ÞESSAR EKKI ÚR SEM ÞAÐ SEM ÞÚ HEFUR GREIÐIÐ BEINLEGT FYRIR UPPLÝSINGARNUM.
Notkun örflögutækja í lífsbjörgunar- og/eða öryggisforritum er algjörlega á ábyrgð kaupanda og kaupandinn samþykkir að verja, skaða og halda örflögu skaðlausum fyrir hvers kyns tjóni, kröfum, málsókn eða kostnaði sem hlýst af slíkri notkun. Engin leyfi eru send, óbeint eða á annan hátt, undir neinum Microchip hugverkaréttindum nema annað sé tekið fram.

Örflögutæki Kóðaverndareiginleiki
Athugaðu eftirfarandi upplýsingar um kóðaverndareiginleikann á Microchip vörum:

• Örflöguvörur uppfylla forskriftirnar í tilteknu örflögugagnablaði þeirra.
• Microchip telur að vöruflokkur þess sé öruggur þegar þær eru notaðar á tilsettan hátt, innan rekstrarforskrifta og við venjulegar aðstæður.
• Örflögu metur og verndar hugverkaréttindi sín ákaft. Tilraunir til að brjóta kóða verndareiginleika Microchip vara eru stranglega bannaðar og geta brotið gegn Digital Millennium Copyright Act.
• Hvorki Microchip né nokkur annar hálfleiðaraframleiðandi getur ábyrgst öryggi kóðans. Kóðavernd þýðir ekki að við tryggjum að varan sé „óbrjótanleg“.
  Kóðavernd er í stöðugri þróun. Microchip hefur skuldbundið sig til að bæta stöðugt kóðaverndareiginleika vara okkar.

 Umsóknarathugið
© 2025 Microchip Technology Inc. og dótturfélög þess
DS00005978A –

Skjöl / auðlindir

MICROCHIP AN5978 Polar Fire FPGA Splash Kit [pdfNotendahandbók AN5978 Polar Fire FPGA skvettubúnaður, AN5978, Polar Fire FPGA skvettubúnaður, Fire FPGA skvettubúnaður, FPGA skvettubúnaður, Skvettubúnaður

Heimildir

• Notendahandbók