MICROCHIP Synopsys Synplify Pro ME

Tæknilýsing

• Vöruheiti: Synopsys Synplify
• Vörutegund: Logic Synthesis Tool
• Stuðningur tæki: FPGA og CPLD
• Studd tungumál: Verilog og VHDL
• Viðbótaraðgerðir: FSM landkönnuður, FSM viewer, Nýskráðu tímasetningu aftur, Gated klukkubreyting

Notkunarleiðbeiningar fyrir vöru

Yfirview
Synopsys Synplify er rökfræðileg myndun tól hannað fyrir FPGA og CPLD tæki. Það tekur við inntak á háu stigi í Verilog og VHDL tungumálum og breytir hönnun í litla og afkastamikla netlista

Hönnunarinntak
Skrifaðu hönnun þína í Verilog eða VHDL með því að nota iðnaðarstaðlaða setningafræði.

Myndunarferli
Notaðu Synplify eða Synplify Pro til að keyra nýmyndunarferlið á hönnuninni þinni. Tólið mun fínstilla hönnunina fyrir FPGA- eða CPLD-marktækið.

Staðfesting úttaks
Eftir myndun myndar tólið VHDL og Verilog netlista.
Þú getur hermt eftir þessum netlistum til að sannreyna virkni hönnunarinnar þinnar.

Algengar spurningar

Hvað gerir Synplify?
Synplify og Synplify Pro eru rökfræðileg myndun verkfæri fyrir FPGA og CPLD tæki. Synplify Pro býður upp á háþróaða eiginleika til að stjórna og hagræða flóknum FPGA.

Kynning á Synopsys Synplify (Spyrðu spurningu)

Þetta skjal veitir svör við algengum spurningum (FAQs) sem tengjast Synopsys® Synplify® tólinu og samþættingu þess við Libero® SoC Design Suite frá Microchip. Þetta skjal fjallar um efni eins og leyfisveitingar, villuboð og fínstillingu nýmyndunar. Þessu skjali er ætlað að hjálpa notendum að nýta Synplify á áhrifaríkan hátt fyrir FPGA hönnun. Það útskýrir studd HDL tungumál, leyfiskröfur og hvernig á að leysa algeng vandamál. Að auki fjallar skjalið um sérstakar fyrirspurnir varðandi ályktanir um vinnsluminni, eiginleika, tilskipanir og tækni til að bæta hönnunarsvæði og gæði niðurstaðna.

• Hvað gerir Synplify? (Spyrðu spurningu)
  Synplify og Synplify Pro vörur eru rökfræðileg myndun verkfæri fyrir Field Programmable Gate Array (FPGA) og Complex Programmable Logic Device (CPLD). Synplify Pro tólið er háþróuð útgáfa af Synplify tólinu, með mörgum viðbótareiginleikum til að stjórna og hagræða flóknum FPGA. Sumir viðbótareiginleikar í boði í Synplify Pro eru Finite State Machine (FSM) landkönnuður, FSM viewer, Skráðu endurtímasetningu og hliðraða klukkubreytingu.
  Þessi verkfæri taka við inntak á háu stigi, skrifað á iðnaðarstöðluðum vélbúnaðarlýsingartungumálum (Verilog og VHDL), og nota Synplicity Behavior Extracting Synthesis Technology (BEST) reiknirit. Þeir breyta hönnuninni í litla og afkastamikla hönnunarnetlista fyrir vinsæla tækniframleiðendur. Verkfærin skrifa VHDL og Verilog netlista eftir myndun, sem hægt er að líkja eftir til að sannreyna virkni.
• Hvaða HDL tungumál styður Synplify? (Spyrðu spurningu)
  Verilog 95, Verilog 2001, System Verilog IEEE® (P1800) staðall, VHDL 2008 og VHDL 93 eru studdir í Synplify. Fyrir upplýsingar um mismunandi tungumálasmíðar, sjá Synplify Pro for Microchip Language Support Reference Manual.
• Mun Synplify samþykkja handvirkar staðfestingar á örflögu fjölvi? (Spyrðu spurningu)
  Já, Synplify inniheldur innbyggð fjölvi bókasöfn fyrir öll hörðu fjölvi Microchip, þar á meðal rökhlið, teljara, flip-flops og I/Os. Þú getur handvirkt staðfest þessar fjölvi í Verilog og VHDL hönnuninni þinni og Synplify sendir þær í gegnum netlistann.
• Hvernig virkar Synplify með Microchip verkfærum? (Spyrðu spurningu)
  Synopsys Synplify Pro® Microchip Edition (ME) gerviverkfærið er samþætt í Libero, sem gerir þér kleift að miða á og fullkomlega fínstilla HDL hönnun fyrir hvaða Microchip tæki sem er. Eins og með öll önnur Libero verkfæri geturðu ræst Synplify Pro ME beint frá Libero verkefnastjóranum.
  Synplify Pro ME er staðlað tilboð í Libero útgáfum. Synplify Pro ME er hleypt af stokkunum með því að kalla fram executable sértæka í Libero tool profile.

Leyfisuppsetning niðurhals (spyrðu spurningu)

Þessi hluti svarar fyrirspurnum sem tengjast leyfisuppsetningu og niðurhalsferli Synplify í Libero.

1. Hvar get ég sótt nýjustu útgáfuna af Synplify? (Spyrðu spurningu)
   Synplify er hluti af Libero niðurhali og sjálfstæði uppsetningartengillinn er Microchip Direct.
2. Hvaða útgáfa af Synplify er gefin út með nýjasta Libero? (Spyrðu spurningu)
   Fyrir lista yfir Synplify útgáfur gefnar út með Libero, sjá Synplify Pro® ME.
3. Hvernig uppfæri ég í nýjustu útgáfuna af Synplify og nota hana í Libero
   Verkefnastjóri? (Spyrðu spurningu)
   Sæktu og settu upp nýjustu útgáfuna af Synplify frá Microchip eða Synopsys websíðu og breyttu myndun stillingum í Libero Project Manager tool profile frá Libero Project > Profiles matseðill.
4. Þarf ég sérstakt leyfi til að keyra Synplify í Libero? (Spyrðu spurningu)
   Nei, öll Libero leyfi nema Libero-Standalone leyfið inniheldur leyfi fyrir Synplify hugbúnaðinum.
5. Hvar og hvernig fæ ég leyfið fyrir Synplify? (Spyrðu spurningu)
   Til að sækja um ókeypis leyfi, skoðaðu leyfissíðuna og smelltu á hlekkinn Hugbúnaðarleyfi og skráningarkerfi. Sláðu inn nauðsynlegar upplýsingar, þar á meðal magnauðkenni C drifsins. Gakktu úr skugga um að þú sækir um með C drifinu þínu, jafnvel þótt það sé ekki drifið sem þú ætlar að setja upp hugbúnaðinn á. Fyrir greidd leyfi, hafðu samband við staðbundna söluskrifstofu örmerkja.
6. Af hverju get ég ekki keyrt Synplify í lotuham? Hvaða leyfi þarf það? (Spyrðu spurningu)
   Frá skipanalínunni, farðu í möppuna þar sem verkefnið er files eru staðsett og sláðu inn eftirfarandi.
   • Fyrir Libero IDE: synplify_pro -lotu -leyfisgerð synplifypro_actel -log synpl.log TopCoreEDAC_syn.prj
   • Fyrir Libero SoC: synplify_pro -lotu -leyfisgerð synplifypro_actel -log synpl.log asdasd_syn.tcl
     Athugið: Þú verður að hafa silfurleyfi til að keyra Synplify í lotuham. Búðu til ókeypis silfurleyfi þitt á Microchip vefsíðunni.

Af hverju virkar Synplify leyfið mitt ekki? (Spyrðu spurningu)

Skrefin til að athuga virkni leyfisins eru sem hér segir:

1. Athugaðu hvort leyfið sé útrunnið.
2. Athugaðu hvort LM_LICENSE_FILE er rétt stillt sem Windows notendaumhverfisbreyta, sem bendir á staðsetningu Libero License.dat file.
3. Athugaðu hvort Libero IDE tool profile er stillt á Synplify Pro og Synplify leyfiseiginleikinn er virkur í leyfinu þínu file.
4. Leitaðu að „synplifypro_actel“ eiginleikalínunni í license.dat file:
   HÆKKUN synplifypro_actel snpslmd 2016.09 21. nóv-2017 ótalin \ 4E4905A56595B143FFF4 VENDOR_STRING=^1+S \
   HOSTID=DISK_SERIAL_NUM=ec4e7c14 ISSUED=21-nov-2016 ck=232 \ SN=TK:4878-0:1009744:181759 START=21-nov-2016
5. 5. Eftir að hafa fundið eiginleikalínuna skaltu ganga úr skugga um að HostID sé rétt fyrir tölvuna sem þú ert að nota.

Get ég notað Synplify leyfið sem fæst frá Microchip (Spyrðu spurningu)
Nei, ef þú fékkst Synplify leyfi frá Microchip muntu aðeins geta keyrt Synplify ME.

• Er Synplify Pro Synthesis tól studd í öllum Libero leyfum? (Spyrðu spurningu)
  Synplify Pro Synthesis tól er ekki stutt í öllum leyfisgerðum. Nánari upplýsingar um leyfisveitingu er að finna á Leyfissíðu.

Viðvaranir/villuboð (spurðu spurningar)

Þessi hluti veitir upplýsingar um ýmis villuboð sem birtast við uppsetningarferlið.

1. Viðvörun: Efsta eining er ekki stillt ennþá! (Spyrðu spurningu)
   Þessi viðvörunarskilaboð þýða að Synplify gat ekki borið kennsl á efstu eininguna í hönnuninni þinni, vegna þess hve hönnunin er flókin. Þú þarft að tilgreina efsta einingarheitið handvirkt í Synplify útfærsluvalkostum. Eftirfarandi mynd sýnir tdample. Mynd 2-1. Tdample Til að tilgreina heiti aðaleininga
   
2. Viðvaranir um skráningarklippingu (Spyrðu spurningu) Synplify fínstillir hönnunina með því að klippa ónotaðar, afritaðar skrár, net eða kubba. Þú getur handvirkt stjórnað magni sjálfvirkrar hagræðingar með því að beita eftirfarandi tilskipunum:
   • *syn_keep—tryggir að ef vír er geymdur meðan á nýmyndun stendur og hattur er engin hagræðing yfir vírinn. Þessi tilskipun er venjulega notuð til að brjóta óæskilegar hagræðingar og til að tryggja handvirkt búnar afritanir. Það virkar aðeins á netum og samsettri rökfræði.
   • *syn_preserve—tryggir að skrár séu ekki fínstilltar í burtu.
   • *syn_noprune—tryggir að svartur kassi sé ekki fínstilltur þegar úttak hans er ónotað (þ.e. þegar úttak hans rekur enga rökfræði).
   Fyrir frekari upplýsingar um hagræðingarstýringu og Synplify skjöl, sjá Synplify Pro for Microchip User Guide.
3. @W: FP101 |Hönnunin er með átta alþjóðlega biðminni en leyfð er aðeins sex (Spyrðu spurningu) @W: FP103— Notandi getur notað syn_global_buffers til að auka leyfða alþjóðlega klukkubuffa í hámark 18.
   Viðvaranirnar eru búnar til vegna þess að Synplify benti á fleiri en sex alþjóðleg fjölvi sem voru sýnd í hönnuninni. Sjálfgefinn hámarksfjöldi alþjóðlegra neta sem leyfður er í Synplify er sem stendur stilltur á sex.
   Svo þegar tólið reynir að nota meira en sex fyrir þessa hönnun, myndar það villu. Þú getur handvirkt aukið sjálfgefna mörkin í átta (allt að 18 í IGLOO/e, ProASIC3/E og Fusion, og allt að átta og 16 eftir SmartFusion 2 og IGLOO 2 tækinu) með því að bæta við nýmyndunareigind sem kallast syn_global_buffers.
   Til dæmisample:
   mát efst (clk1, clk2, d1, d2, q1, q2, endurstilla) /* synthesis syn_global_buffers = 8 */; ……eða arkitektúr hegðar sér efst er eiginleiki syn_global_buffers: heiltala; eiginleiki syn_global_buffers af behave: arkitektúr er 8; ……
   Fyrir frekari upplýsingar, sjá Synplify Pro for Microchip notendahandbók.
4. Villa: Atvinnumaðurinnfile fyrir tól Synplify er gagnvirkt og þú ert að keyra í lotuham: ekki er hægt að kalla þetta tól (Spyrðu spurningu)
   Þú verður að hafa silfurleyfi til að keyra Synplify í lotuham. Hafðu samband við sölufulltrúa Microchip á staðnum til að kaupa silfurleyfi. Þú verður að tryggja að Libero Synthesis tool profile er stillt til að ræsa Synplify í lotuham, ef þú ert að kalla fram Synplify innan frá Libero í stað þess að vera beint úr skipanalínunni. Eftirfarandi mynd sýnir hvernig á að kalla fram Synplify innan frá Libero.
   Mynd 2-2. FyrrverandiampLe til að kalla fram Synplify innan frá Libero
   
5. @E: CG103: “C:\PATH\code.vhd”:12:13:12:13|Býst við tjáningu (Spyrðu spurningu)
   @E: CD488: “C:\PATH\code.vhd”:14:11:14:11—EOF í bókstaflegri streng
   Athugasemd á eftir öðru en semíkommu eða nýrri línu er ekki leyfð í VHDL. Tvö bandstrik merkja upphaf athugasemdar, sem VHDL þýðandinn hunsar. Athugasemd getur verið á sérstakri línu eða í lok línunnar. Villan er vegna athugasemda í einhverjum öðrum hluta VHDL kóðans.
6. @E: Innri villa í m_proasic.exe (Spyrðu spurningu)
   Þetta er ekki væntanleg verkfærahegðun. Fyrir frekari upplýsingar, hafðu samband við Synopsys Synplify þjónustudeild, eða Microchip tæknilega aðstoð ef þú ert ekki með Synopsys stuðningsreikning.
7. Af hverju hefur rökfræðiblokkin mín horfið eftir myndun? (Spyrðu spurningu) Synplify fínstillir í burtu hvaða rökfræðiblokk sem er ekki með utanaðkomandi úttakstengi.

Eiginleikar/leiðbeiningar (Spyrðu spurningu)

Þessi hluti svarar fyrirspurnum sem tengjast eiginleikum og tilskipunum.

1. Hvernig slekkur ég á sjálfvirkri notkun klukku biðminni í Synplify? (Spyrðu spurningu)
   Notaðu syn_noclockbuf eigindina til að slökkva á sjálfvirkri biðminni fyrir net eða sérstakar inntaksportar. Stilltu Boolean gildið á einn eða satt til að slökkva á sjálfvirkri klukkubufferingu.
   Þú getur tengt þennan eiginleika við harða arkitektúr eða einingu þar sem stigveldi hennar verður ekki leyst upp við hagræðingu á höfn eða neti.
   Fyrir frekari upplýsingar um notkun eigindarinnar, sjá Synplify Pro for Microchip notendahandbók.
2. Hvaða eiginleiki er notaður til að varðveita skrár? (Spyrðu spurningu)
   syn_preserve tilskipun er notuð til að varðveita skrár. Fyrir frekari upplýsingar um þennan eiginleika, sjá Synplify Pro for Microchip notendahandbók.
3. Styður syn_radhardlevel eiginleiki IGLOO og Fusion fjölskyldur? (Spyrðu spurningu)
   Nei, eigind syn_radhardlevel er ekki studd í IGLOO® og Fusion fjölskyldum.
4. Hvernig slökkva ég á serial optimization í Synplify? (Spyrðu spurningu)
   Notaðu syn_preserve tilskipunina til að slökkva á serial optimization í Synplify.
5. Hvernig get ég bætt við eigind í Synplify? (Spyrðu spurningu)

Framkvæmdu eftirfarandi skref til að bæta við eigind í Synplify:

1. Ræstu Synplify frá Libero verkefnastjóra.
2. Smelltu á File > Nýtt > FPGA hönnunartakmarkanir.
3. Smelltu á Eiginleika flipann neðst á töflureikninum.
4. Tvísmelltu á einhvern eigindahólf í töflureikninum. Þú ættir að sjá fellivalmynd með mörgum eiginleikum skráðum. Veldu einhvern þeirra og fylltu út nauðsynlega reiti í samræmi við það, eins og sýnt er á eftirfarandi mynd.
5. Vistaðu files og lokaðu Scope Editor eftir að þú hefur lokið verkefninu.

• Hvernig set ég klukkubuffi inn í hönnunina mína? (Spyrðu spurningu)
  Notaðu syn_insert_buffer eiginleika til að setja inn klukku biðminni. Nýmyndunartólið setur inn klukkubuffi í samræmi við seljandasértæk gildi sem þú tilgreinir. Hægt er að beita eigindinni á tilvik.
  Fyrir frekari upplýsingar um notkun eigindarinnar, sjá Synplify Pro for Microchip notendahandbók.
• Hvernig fjölga ég fjölda alþjóðlegra klukkubuffa sem notaðir eru í hönnuninni minni? (Spyrðu spurningu)
  Notaðu syn_global_buffers eigindina í SCOPE til að tilgreina fjölda alþjóðlegra biðminni sem á að nota í hönnun. Það er heil tala á milli 0 og 18. Nánari upplýsingar um þennan eiginleika er að finna í Synplify Pro for Microchip notendahandbókinni.
• Er einhver leið til að varðveita rökfræði mína ef úttakstengin eru ekki notuð í hönnuninni minni? (Spyrðu spurningu)
  Notaðu syn_noprune eigind til að varðveita rökfræðina ef úttaksportin eru ekki notuð í hönnuninni. Til dæmisample: eining syn_noprune (a,b,c,d,x,y); /* myndun syn_noprune=1 */;
  Fyrir frekari upplýsingar um þennan eiginleika, sjá Synplify Pro for Microchip notendahandbók.
• Af hverju er nýmyndun að fínstilla hár fanout netið mitt í biðminni? (Spyrðu spurningu)
  Notaðu syn_maxfan til að hnekkja sjálfgefnum (alheims) fanout leiðbeiningum fyrir einstaka inntaksport, net eða skráarúttak. Stilltu sjálfgefna aðdáunarleiðbeiningar fyrir hönnun í gegnum tækjaborðið á Útfærsluvalkostum valmyndinni, eða með skipuninni set_option -fanout_limit í
  verkefni file. Notaðu syn_maxfan eigindina til að tilgreina annað (staðbundið) gildi fyrir einstök I/Os.
  Fyrir frekari upplýsingar um þennan eiginleika, sjá Synplify Pro for Microchip notendahandbók.
• Hvernig nota ég syn_encoding eigindina fyrir FSM hönnun? (Spyrðu spurningu)
  Syn_encoding eigindin hnekkir sjálfgefnum FSM þýðandakóðun fyrir ástandsvél.
  Þessi eiginleiki tekur aðeins gildi þegar FSM þýðanda er virkt. Notaðu syn_encoding þegar þú vilt slökkva á FSM þýðandanum á heimsvísu, en það er valinn fjöldi ríkisskráa í hönnuninni þinni sem þú vilt að verði dregin út. Í þessu tilviki, notaðu þessa eiginleika með syn_state_machine tilskipuninni á fyrir aðeins þessar tilteknu skrár.
  Fyrir frekari upplýsingar um þennan eiginleika, sjá Synplify Pro for Microchip notendahandbók.
• Af hverju Synplify býr til netlista sem fer yfir hámarks fanout tækisins, sem veldur því að netlistinn mistekst að safna saman? (Spyrðu spurningu)
  CC fjölvi, fáanlegt fyrir Antifuse fjölskyldur, er flip-flop þáttur byggður með því að nota tvær C-frumur. Net sem keyrir CLK eða CLR tengi CC fjölvi keyrir tvær frumur. Hörð útblástursmörk á tilteknum netum ná ekki tilætluðum árangri vegna þess að ekki er tekið tillit til þessara nettó tvöföldunaráhrifa.
  Settu syn_maxfan eigindina inn í RTL kóðann til að þvinga Synplify til að búa til gildan netlista.
  Minnkaðu hámarksviðmiðunarmörkin um eitt fyrir hvert CC fjölvi sem keyrt er af netinu. Til dæmisample, stilltu syn_maxfan mörkin á 12 fyrir net sem keyrir CC fjölvi til að halda fanout við 24 eða minna.

RAM ályktun (Spyrðu spurningu)

Þessi hluti svarar fyrirspurnum sem tengjast vinnsluminni ályktun Synplify stuðningi fyrir Microchip vörufjölskyldur.

1. Hvaða örflögufjölskyldur styðja Synplify fyrir ályktanir um vinnsluminni? (Spyrðu spurningu) Synplify styður Microchip ProASIC®, ProASIC PLUS®, ProASIC3®, SmartFusion® 2, IGLOO® 2 og
   RTG4™ fjölskyldur í að búa til bæði stakra og tvítengja vinnsluminni.
2. Er RAM ályktun ON sjálfgefið? (Spyrðu spurningu)
   Já, nýmyndunarverkfærið ályktar sjálfkrafa um vinnsluminni.
3. Hvernig get ég slökkt á RAM ályktun í Synplify? (Spyrðu spurningu)
   Notaðu syn_ramstyle eigind og stilltu gildi þess á skrár.
   Fyrir frekari upplýsingar, sjá Synopsys Synplify Pro for Microchip tilvísunarhandbók.
4. Hvernig læt ég Synplify álykta um innbyggt vinnsluminni/ROM? (Spyrðu spurningu)
   Notaðu syn_ramstyle eigind og stilltu gildi þess á block_ram eða LSRAM og USRAM fyrir SmartFusion 2 og IGLOO 2 tæki.
   Fyrir frekari upplýsingar, sjá Synopsys Synplify Pro for Microchip tilvísunarhandbók.
5. Ég get ekki sett saman núverandi hönnun í nýrri útgáfu af hönnuði. (Spyrðu spurningu)
   Það gæti verið möguleg breyting á vinnsluminni/PLL stillingum. Endurskapaðu vinnsluminni/PLL með því að opna kjarna stillingarvalkosti úr vörulistanum í Libero verkefnastjóranum og endurgera, setja saman eða útlit.

Svæði eða gæði niðurstaðna (Spyrðu spurningu)

Þessi hluti svarar fyrirspurnum sem tengjast svæðinu eða gæðanotkun fyrir Synplify.

1. Hvers vegna eykst svæðisnotkun í nýju útgáfunni af Synplify? (Spyrðu spurningu)
   Synplify er hannað til að ná betri niðurstöðum tímasetningar í hverri nýrri útgáfu. Því miður er skiptingin oft svæðisaukning.

Ef tímasetningarkröfunni er náð fyrir hönnunina og verkefnið sem eftir er er að passa hönnunina í ákveðna deyja, eru eftirfarandi aðferðir:

1. Hækka Fanout mörk til að draga úr biðminni afritun.
2. Breyttu alþjóðlegum tíðnistillingum til að slaka á tímasetningarkröfunni.
3. Kveiktu á auðlindadeilingu (hönnunarsértæk) til að hámarka hönnunina.

Hvers konar svæðisbótatækni er fáanleg í Synplify?  (Spyrðu spurningu) Framkvæmdu eftirfarandi aðferðir til að bæta svæði í Synplify:

1. Auktu fanout mörkin þegar þú stillir útfærslumöguleikana. Hærri mörk þýðir minna endurtekna rökfræði og færri biðminni sett inn meðan á nýmyndun stendur og þar af leiðandi minna svæði. Þar að auki, þar sem stað-og-leiða verkfæri eru venjulega stuðpúða fyrir há fanout net, er engin þörf á óhóflegri biðmögnun meðan á myndun stendur.
2. Hakaðu við valkostinn Samnýting auðlinda þegar þú stillir innleiðingarvalkosti. Þegar þessi valmöguleiki er valinn deilir hugbúnaðurinn vélbúnaðarauðlindum eins og upptökum, margfaldara og teljara þar sem það er mögulegt og lágmarkar flatarmál.
3. Fyrir hönnun með stórum FSM, notaðu gráa eða raðkóðun stíla, vegna þess að þeir nota venjulega minnsta svæðið.
4. Ef þú ert að kortleggja inn í CPLD og uppfyllir ekki svæðiskröfur skaltu stilla sjálfgefna kóðunarstíl fyrir FSM á raðnúmer í stað einn heitt.

Hvernig slökkva ég á svæðisfínstillingu? (Spyrðu spurningu)
Hagræðing fyrir tímasetningu er oft á kostnað svæðisins. Það er engin sérstök leið til að slökkva á svæðisfínstillingu. Framkvæmdu eftirfarandi til að bæta tímasetningu og auka þar með svæðisnýtingu:

1. Virkja endurtímasetningarvalkost.
2. Virkja leiðsluvalkost.
3. Notaðu raunhæfar hönnunarþvinganir, um 10 til 15 prósent af raunverulegu markmiði.
4. Veldu samræmda fanout þvingun.
   Fyrir frekari upplýsingar um hagræðingu fyrir tímasetningu, sjá Synplify Pro for Microchip notendahandbók.

Hvernig slökkva ég á raðbundinni fínstillingu? (Spyrðu spurningu)
Það er enginn skýr hnappur eða gátreitur til að slökkva á raðbundinni fínstillingu. Þetta er vegna þess að það eru mismunandi gerðir af raðbundnum hagræðingum sem eru framkvæmdar af Synplify.
Fyrir frekari upplýsingar um valkostina til að slökkva á fínstillingu, sjá Synplify Pro for Microchip Reference Manual.
Til dæmisample, eftirfarandi eru nokkrir möguleikar til að slökkva á hagræðingu.

• Slökktu á FSM þýðandanum.
• Notaðu syn_preserve tilskipunina til að halda skrár í vissum tilvikum.

Mikilvægt: Verkefnastjórinn skrifar yfir Synthesis PRJ file í hvert skipti sem þú kallar á myndun þegar þú velur þennan valkost.

• Hvaða fjölskylda er TMR studd í gegnum Synplify? (Spyrðu spurningu)
  • Það er stutt á Microchip ProASIC3/E, SmartFusion 2 og IGLOO 2 tækjum sem og Microchip's
  • Geislunarþol (RT) og geislunarhert (RH) tæki. Þú getur líka fengið Triple Module
  • Offramboð (TMR) stilling til að virka fyrir eldri Antifuse tæki fjölskyldur Microchip. Hins vegar er það ekki stutt í AX tækjafjölskyldunni.
  • Athugið: Í RTAX tækjafjölskyldu Microchip er betri TMR stuðningur fáanlegur í gegnum vélbúnaðinn sjálfan.
  • Fyrir Axcelerator RT tæki er TMR innbyggt í sílikonið sem gerir mjúkan TMR í gegnum Synthesis tólið óþarfa fyrir raðgreiningarfræði.
• Af hverju er TMR fjölvi að virka í SX, en ekki í AX fjölskyldu? (Spyrðu spurningu)
  • Það er enginn hugbúnaður TMR stuðningur í Synplify myndun fyrir Axcelerator fjölskylduna í atvinnuskyni, en hann er fáanlegur fyrir SX fjölskylduna. Ef þú ert að nota RTAXS tæki, er TMR innbyggt í vélbúnaðinn/tækið fyrir raðbundna flip-flops.
• Hvernig get ég virkjað TMR fyrir SX-A tæki? (Spyrðu spurningu)
  • Fyrir SX-A tækjafjölskylduna, í Synplify hugbúnaðinum, þarftu að flytja inn handvirkt file finnast í Libero IDE uppsetningarmöppunni, svo sem:
  • C:\Microsemi\Libero_v9.2\Synopsys\synplify_G201209ASP4\lib\actel\tmr.vhd.
  • Athugið: Röð á files í Synplify verkefninu er mikilvægt og efsta stigið file verður að vera neðst.
  • Þú getur smellt og haldið efsta stigi file í Synplify verkefninu og dragðu það fyrir neðan tmr.vhd file.
• Hvaða útgáfa af Synplify styður nanóvörur? (Spyrðu spurningu)
  • Allar útgáfur af Synplify eftir Synplify v9.6 A styðja nanóvörur.
• Hvaða útgáfa af Synplify veitir RTAX-DSP stuðning? (Spyrðu spurningu)
  • Allar útgáfur sem fylgja með Libero IDE v8.6 og síðar veita RTAX-DSP stuðning.
• Hvernig bý ég til IP kjarna með HDL fileer ég með? (Spyrðu spurningu)
  • Búðu til EDIF netlista án innsetningar I/O biðminni. Þessi EDIF netlisti er sendur til notandans sem IP. Notandinn verður að meðhöndla þetta sem svartan kassa og láta hann fylgja með í hönnuninni.
  • Nano tæki hafa aðeins fjögur alþjóðleg klukkukerfi. Hvernig set ég þessa þvingun? (Spyrðu spurningu)
  • Notaðu eigindina /* synthesis syn_global_buffers = 4*/ til að stilla þvingunina.
• Af hverju sé ég ekki nýja portlistann minn jafnvel eftir að ég uppfærði netlistann?
  (Spyrðu spurningu) Þrátt fyrir að nýja portinu hafi verið bætt við hönnunina bætti netlistinn ekki biðminni við portið þar sem engin rökfræði var í hönnuninni sem tengist portinu. Hafnir sem ekki tengjast neinni rökfræði í hönnuninni eru ekki sýndar.
• Af hverju notar Synplify ekki Global fyrir Set/Reset merki? (Spyrðu spurningu)
  • Synplify meðhöndlar stillt/endurstillt merki öðruvísi en klukkur. Synplify alþjóðleg kynning gefur klukkumerkjunum alltaf forgang, jafnvel þó að sum stillt/endurstillt merki hafi meiri fanout en klukkunet.
  • Staðfestu clkbuf handvirkt til að tryggja að stilla/endurstilla merki sé alþjóðlegt, ef þú vilt nota alþjóðlegt net fyrir þessi merki.
• Af hverju skrifar Synplify út SDC klukkutakmarkanir jafnvel fyrir sjálfvirkar takmarkanir? (Spyrðu spurningu)
  Þetta er sjálfgefin hegðun í Synplify og er ekki hægt að breyta því. Hins vegar geturðu stjórnað SDC sjálfvirkum takmörkunum með því að breyta handvirkt eða fjarlægja óæskilegar takmarkanir.
• Af hverju er innri þrístaða rökfræði mín ekki mynduð rétt? (Spyrðu spurningu)
  Örflögutæki styðja ekki innri tristate biðminni. Ef Synplify endurvarpar ekki innri þrístöðumerkjum rétt, verður að kortleggja öll innri þrístæður handvirkt á MUX.

Endurskoðunarsaga (Spyrðu spurningu)

Endurskoðunarferillinn lýsir þeim breytingum sem voru innleiddar í skjalinu. Breytingarnar eru taldar upp eftir endurskoðun, frá og með nýjustu útgáfunni.

Endurskoðun	Dagsetning	Lýsing
A	12/2024	Eftirfarandi er yfirlit yfir breytingar á endurskoðun A þessa skjals. Flutti skjalið í örflögusniðmátið. Uppfærði skjalnúmerið í DS60001871A úr 55800015. Öll tilvik af Microsemi voru uppfærð í Microchip. Uppfærðir hlutar Hvers vegna get ég ekki keyrt Synplify í lotuham? Hvaða leyfi þarf það? og Villa: Atvinnumaðurinnfile fyrir tól Synplify er gagnvirkt og þú ert að keyra í lotuham: ekki er hægt að kalla þetta tól til að gefa til kynna að silfurleyfi sé nauðsynlegt til að keyra Synplify í lotuham. Platínuleyfinu var breytt í silfurleyfi.
2.0		Eftirfarandi er samantekt á breytingum í endurskoðun 2.0 þessa skjals. Allir Actel hlekkirnir voru uppfærðir með Microsemi hlekkjunum. Allt    tilvik af IDE eru fjarlægð úr leyfishlutanum. Fyrir frekari upplýsingar, sjá Leyfisuppsetning niðurhals. Algengar spurningar 3.9 var bætt við. Fyrir frekari upplýsingar, sjá Er Synplify Pro Synthesis tól studd í öllum Libero leyfum? FAQ 4.1 var uppfærð. Fyrir frekari upplýsingar, sjá Viðvörun: Efsta eining er ekki stillt ennþá. FAQ 4.4 var uppfærð. Fyrir frekari upplýsingar, sjá Villa: atvinnumaðurinnfile fyrir tól Synplify er gagnvirkt og þú ert að keyra í lotuham: ekki er hægt að kalla þetta tól. FAQ 5.5 var uppfærð. Fyrir frekari upplýsingar, sjá Hvernig get ég bætt við eigind í Synplify?
1.0		Þetta var fyrsta birting skjalsins.

Microchip FPGA stuðningur

Microchip FPGA vöruhópur styður vörur sínar með ýmsum stuðningsþjónustu, þar á meðal þjónustu við viðskiptavini, tæknilega þjónustumiðstöð, a websíðuna og söluskrifstofur um allan heim. Viðskiptavinum er bent á að heimsækja Microchip á netinu áður en þeir hafa samband við þjónustudeild þar sem mjög líklegt er að fyrirspurnum þeirra hafi þegar verið svarað.
Hafðu samband við tækniaðstoð í gegnum websíða kl www.microchip.com/support  Nefndu hlutanúmer FPGA tækisins, veldu viðeigandi tilfellaflokk og hlaðið upp hönnun files meðan verið er að búa til tæknilega aðstoð.
Hafðu samband við þjónustuver fyrir ótæknilega vöruaðstoð, svo sem vöruverð, vöruuppfærslur, uppfærsluupplýsingar, pöntunarstöðu og heimild.

• Frá Norður-Ameríku, hringdu í 800.262.1060
• Frá öðrum heimshornum, hringdu í 650.318.4460
• Fax, hvar sem er í heiminum, 650.318.8044

Örflöguupplýsingar

Vörumerki
„Microchip“ nafnið og lógóið, „M“ merkið og önnur nöfn, lógó og vörumerki eru skráð og óskráð vörumerki Microchip Technology Incorporated eða hlutdeildarfélaga þess og/eða dótturfélaga í Bandaríkjunum og/eða öðrum löndum („Microchip“ Vörumerki“). Upplýsingar um Microchip vörumerki er að finna á https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN: 979-8-3371-0303-7

Lagatilkynning

• Þetta rit og upplýsingarnar hér má aðeins nota með Microchip vörur, þar á meðal til að hanna, prófa og samþætta Microchip vörur með forritinu þínu. Notkun þessara upplýsinga
  brýtur á annan hátt þessa skilmála. Upplýsingar um tækjaforrit eru aðeins veittar þér til þæginda og uppfærslur kunna að koma í stað þeirra. Það er á þína ábyrgð að tryggja að umsókn þín uppfylli forskriftir þínar. Hafðu samband við staðbundna söluskrifstofu Microchip til að fá frekari aðstoð eða fáðu frekari aðstoð á www.microchip.com/en-us/support/design-help/client-support-services
• ÞESSAR UPPLÝSINGAR ER LAÐAR AF MICROCHIP „Eins og þær eru“. MICROCHIP GERIR ENGIN STAÐSETNING EÐA ÁBYRGÐ HVORKI ER SKÝRT EÐA ÓBEINING, SKRIFTLIG EÐA munnlega, LÖGBEÐUR EÐA ANNARS, TENGJAÐ UPPLÝSINGUM ÞAÐ MEÐ EN EKKI TAKMARKAÐ VIÐ EINHVERJAR ÓBEINNAR Ábyrgðar- og ábyrgðir HÆFNI Í SÉRSTÖKNUM TILGANGI EÐA ÁBYRGÐ TENGST ÁSTANDI ÞESS, GÆÐUM EÐA AFKOMU.
• MICROCHIP VERÐUR Í ENGUM TILKYNNINGUM ÁBYRGÐ Á NEIGU ÓBEINU, SÉRSTÖKUM, REFSINGU, TILVALUSTU EÐA AFLEITATAPI, Tjóni, KOSTNAÐI EÐA KOSTNAÐI af einhverju tagi sem tengist UPPLÝSINGUM EÐA NOTKUN ÞEIRRA, HVER SEM AFRIÐI AF ÞVÍ. MÖGULEIKUR EÐA Tjónið er fyrirsjáanlegt. AÐ FULLSTA MÁL LÖGUM LEYFIÐ VERÐUR HEILDARÁBYRGÐ MICROCHIP Á ALLAR KRÖFUR Á EINHVER HÁTT TENGST UPPLÝSINGARNIR EÐA NOTKUN ÞESSAR EKKI ÚR SEM ÞAÐ SEM ÞÚ HEFUR GREIÐIÐ BEINLEGT FYRIR UPPLÝSINGARNUM.
  Notkun örflögutækja í lífsbjörgunar- og/eða öryggisforritum er algjörlega á ábyrgð kaupanda og kaupandinn samþykkir að verja, skaða og halda örflögu skaðlausum fyrir hvers kyns tjóni, kröfum, málsókn eða kostnaði sem hlýst af slíkri notkun. Engin leyfi eru send, óbeint eða á annan hátt, undir neinum Microchip hugverkaréttindum nema annað sé tekið fram.

Örflögutæki Kóðaverndareiginleiki
Athugaðu eftirfarandi upplýsingar um kóðaverndareiginleikann á Microchip vörum:

• Örflöguvörur uppfylla forskriftirnar í tilteknu örflögugagnablaði þeirra.
• Microchip telur að vöruflokkur þess sé öruggur þegar þær eru notaðar á tilsettan hátt, innan rekstrarforskrifta og við venjulegar aðstæður.
• Örflögu metur og verndar hugverkaréttindi sín ákaft. Tilraunir til að brjóta kóða verndareiginleika Microchip vara eru stranglega bannaðar og geta brotið gegn Digital Millennium Copyright Act.
• Hvorki Microchip né nokkur annar hálfleiðaraframleiðandi getur ábyrgst öryggi kóðans. Kóðavernd þýðir ekki að við tryggjum að varan sé „óbrjótanleg“. Kóðavernd er í stöðugri þróun. Microchip hefur skuldbundið sig til að bæta stöðugt kóðaverndareiginleika vara okkar.

Skjöl / auðlindir

MICROCHIP Synopsys Synplify Pro ME [pdfNotendahandbók Synopsys Synplify Pro ME, Synplify Pro ME, Pro ME

Heimildir

• Notendahandbók