SmartFusion2 MSS
Stilling DDR stjórnanda
Libero SoC v11.6 og síðar
Inngangur
SmartFusion2 MSS er með innbyggðum DDR stjórnandi. Þessum DDR stýringu er ætlað að stjórna DDR minni utan flísar. Hægt er að nálgast MDDR stýringuna frá MSS sem og frá FPGA efninu. Að auki er einnig hægt að komast framhjá DDR-stýringunni, sem veitir viðbótarviðmót við FPGA-efnið (Soft Controller Mode (SMC)).
Til að stilla MSS DDR stjórnandi að fullu verður þú að:
- Veldu gagnaslóðina með því að nota MDDR Configurator.
- Stilltu skráargildin fyrir DDR stýringarskrárnar.
- Veldu DDR minni klukkutíðni og FPGA efni á móti MDDR klukkuhlutfalli (ef þörf krefur) með því að nota MSS CCC Configurator.
- Tengdu APB stillingarviðmót stjórnandans eins og skilgreint er af útlæga frumstillingarlausninni. Fyrir MDDR frumstillingarrásirnar sem smíðaðar eru af System Builder, sjá „MSS DDR stillingarleið“ á blaðsíðu 13 og mynd 2-7.
Þú getur líka smíðað þína eigin frumstillingarrás með því að nota sjálfstæða (ekki af System Builder) jaðarræsingu. Skoðaðu SmartFusion2 Standalone útlæga frumstillingarhandbók.
MDDR Configurator
MDDR Configurator er notaður til að stilla heildargagnaslóðina og ytri DDR minnisfæribreytur fyrir MSS DDR stjórnandi.
Almennt flipinn stillir stillingar fyrir minni og efniviðmót (Mynd 1-1).
Minnisstillingar
Sláðu inn DDR Memory Settling Time. Þetta er tíminn sem DDR minni þarf til að frumstilla. Sjálfgefið gildi er 200 us. Skoðaðu DDR minnisgagnablaðið þitt til að fá rétt gildi til að slá inn.
Notaðu minnisstillingar til að stilla minnisvalkostina þína í MDDR.
- Tegund minni - LPDDR, DDR2 eða DDR3
- Gagnabreidd - 32-bita, 16-bita eða 8-bita
- SECDED Virkt ECC – ON eða OFF
- Gerðardómskerfi – Tegund-0, Tegund -1, Tegund-2, Tegund-3
- Auðkenni með hæsta forgangi – Gild gildi eru frá 0 til 15
- Heimilisfangsbreidd (bitar) – Skoðaðu DDR minnisgagnablaðið þitt fyrir fjölda raða, banka og dálka vistfangsbita fyrir LPDDR/DDR2/DDR3 minni sem þú notar. veldu fellivalmyndina til að velja rétt gildi fyrir raðir/banka/dálka samkvæmt gagnablaði LPDDR/DDR2/DDR3 minnisins.
Athugið: Talan í fellilistanum vísar til fjölda heimilisfangsbita, ekki algilds fjölda lína/banka/dálka. Til dæmisample, ef DDR minni þitt hefur 4 banka skaltu velja 2 (2 ²=4) fyrir banka. Ef DDR minni þitt hefur 8 banka skaltu velja 3 (2³ =8) fyrir banka.
Efnaviðmótsstillingar
Sjálfgefið er að harði Cortex-M3 örgjörvinn er settur upp til að fá aðgang að DDR stjórnandanum. Þú getur líka leyft efnismeistara að fá aðgang að DDR-stýringunni með því að virkja gátreitinn Efnaviðmótsstilling. Í þessu tilviki geturðu valið einn af eftirfarandi valkostum:
- Notaðu AXI tengi - Efnameistarinn hefur aðgang að DDR stjórnandanum í gegnum 64 bita AXI tengi.
- Notaðu eitt AHBLite viðmót - Efnameistarinn hefur aðgang að DDR stjórnandanum í gegnum eitt 32 bita AHB viðmót.
- Notaðu tvö AHBLite tengi - Tveir efnismeistarar fá aðgang að DDR stjórnandanum með því að nota tvö 32-bita AHB tengi.
Stillingin view (Mynd 1-1) uppfærslur í samræmi við val þitt á efniviðmóti.
Styrkur I/O drifs (aðeins DDR2 og DDR3)
Veldu einn af eftirfarandi drifstyrkleikum fyrir DDR I/Os:
- Hálfur drifstyrkur
- Fullur drifstyrkur
Libero SoC setur DDR I/O staðalinn fyrir MDDR kerfið þitt byggt á DDR minnisgerð þinni og I/O drifstyrk (eins og sýnt er í töflu 1-1).
Tafla 1-1 • Styrkur I/O drifs og DDR minnisgerð
| DDR minnistegund | Half Strength Drive | Fullstyrksakstur |
| DDR3 | SSTL15I | SSTL15II |
| DDR2 | SSTL18I | SSTL18II |
| LPDDR | LPDRI | LPDRII |
IO staðall (aðeins LPDDR)
Veldu einn af eftirfarandi valkostum:
- LVCMOS18 (lægsta afl) fyrir LVCMOS 1.8V IO staðal. Notað í dæmigerðum LPDDR1 forritum.
- LPDDRI Athugið: Áður en þú velur þennan staðal skaltu ganga úr skugga um að borðið þitt styðji þennan staðal. Þú verður að nota þennan valkost þegar þú miðar á M2S-EVAL-KIT eða SF2-STARTER-KIT borðin. LPDDRI IO staðlar krefjast þess að IMP_CALIB viðnám sé uppsett á borðinu.
IO kvörðun (aðeins LPDDR)
Veldu einn af eftirfarandi valkostum þegar þú notar LVCMOS18 IO staðal:
- On
- Slökkt (venjulegt)
Kvörðun ON og OFF stjórnar valfrjálst notkun á IO kvörðunarblokk sem kvarðar IO reklana við ytri viðnám. Þegar slökkt er á tækinu notar tækið forstillta IO reklastillingu.
Þegar ON, þetta krefst þess að 150 ohm IMP_CALIB viðnám sé sett upp á PCB.
Þetta er notað til að kvarða IO að PCB eiginleikum. Hins vegar, þegar stillt er á ON, þarf að setja upp viðnám annars mun minnisstýringin ekki frumstilla.
Fyrir frekari upplýsingar, sjá AC393-SmartFusion2 og IGLOO2 Board Design Guidelines Application
Athugið og SmartFusion2 SoC FPGA háhraða DDR tengi notendahandbók.
Stilling MDDR stjórnanda
Þegar þú notar MSS DDR-stýringuna til að fá aðgang að ytra DDR-minni verður DDR-stýringin að vera stillt á keyrslutíma. Þetta er gert með því að skrifa stillingargögn í sérstakar DDR-stýringarstillingarskrár. Þessi stillingargögn eru háð eiginleikum ytra DDR minnisins og forritsins þíns. Þessi hluti lýsir því hvernig á að slá inn þessar stillingarfæribreytur í MSS DDR stýrikerfisstillingarforritinu og hvernig stillingargögnum er stjórnað sem hluta af heildarútlæga frumstillingarlausninni.
MSS DDR stjórnaskrár
MSS DDR stjórnandi hefur sett af skrám sem þarf að stilla á keyrslutíma. Stillingargildin fyrir þessar skrár tákna mismunandi færibreytur, svo sem DDR ham, PHY breidd, burst ham og ECC. Fyrir nákvæmar upplýsingar um DDR stjórnandi stillingarskrár, sjá SmartFusion2 SoC FPGA háhraða DDR tengi notendahandbók.
Stillingar MDDR skrár
Notaðu flipana Minni frumstilling (Mynd 2-1, Mynd 2-2 og Mynd 2-3) og Minni tímasetning (Mynd 2-4) til að slá inn færibreytur sem samsvara DDR minni og forriti. Gildi sem þú slærð inn í þessum flipa eru sjálfkrafa þýdd á viðeigandi skráargildi. Þegar þú smellir á tiltekna færibreytu er samsvarandi skrá hennar lýst í Register Description glugganum (neðri hluti á mynd 1-1 á síðu 4).
Minni frumstilling
Minni frumstilling flipinn gerir þér kleift að stilla hvernig þú vilt frumstilla LPDDR/DDR2/DDR3 minningar þínar. Valmyndin og valmöguleikarnir sem eru í boði á flipanum Memory Initialization eru mismunandi eftir gerð DDR minnis (LPDDR/DDR2/DDR3) sem þú notar. Skoðaðu DDR minnisgagnablaðið þitt þegar þú stillir valkostina. Þegar þú breytir eða slærð inn gildi gefur gluggann Skrá Lýsing þér skráarnafnið og skráargildið sem er uppfært. Ógild gildi eru merkt sem viðvaranir. Mynd 2-1, mynd 2-2 og mynd 2-3 sýna frumstillingarflipann fyrir LPDDR, DDR2 og DDR3, í sömu röð.
- Tímastilling – Veldu 1T eða 2T tímastillingu. Í 1T (sjálfgefin stilling) getur DDR stjórnandi gefið út nýja skipun í hverri klukkulotu. Í 2T tímastillingu heldur DDR stjórnandi vistfanginu og skipunarrútunni sem gildir í tvær klukkulotur. Þetta dregur úr skilvirkni strætósins í eina skipun á tvær klukkur, en það tvöfaldar uppsetningar- og biðtímann.
- Sjálfuppfærsla með hluta fylki (aðeins LPDDR). Þessi eiginleiki er til orkusparnaðar fyrir LPDDR.
Veldu eitt af eftirfarandi fyrir stjórnandann til að endurnýja minnismagnið meðan á sjálfri endurnýjun stendur:
– Fullt fylki: Bankar 0, 1,2 og 3
– Hálf fylki: Bankar 0 og 1
– Fjórðungsfylki: Banki 0
– Áttunda fylki: Banki 0 með raðfang MSB=0
– Einn sextánda fylki: Banki 0 með röð heimilisfang MSB og MSB-1 bæði jafn 0.
Fyrir alla aðra valkosti skaltu skoða DDR minnisgagnablaðið þitt þegar þú stillir valkostina.
Tímasetning minnis
Þessi flipi gerir þér kleift að stilla færibreytur minnistíma. Skoðaðu gagnablaðið fyrir LPDDR/DDR2/DDR3 minni þitt þegar þú stillir færibreytur minnistíma.
Þegar þú breytir eða slærð inn gildi gefur gluggann Skrá Lýsing þér skráarnafnið og skráargildið sem er uppfært. Ógild gildi eru merkt sem viðvaranir.
Flytur inn DDR stillingar Files
Auk þess að slá inn DDR minnisfæribreytur með því að nota Memory Initialization og Tímasetningar flipana, geturðu flutt inn DDR skráargildi úr a file. Til að gera það, smelltu á Flytja inn stillingar hnappinn og flettu að textanum file sem inniheldur DDR skráarnöfn og gildi. Mynd 2-5 sýnir innflutningsstillingar setningafræði.
Athugið: Ef þú velur að flytja inn skráargildi frekar en að slá þau inn með GUI, verður þú að tilgreina öll nauðsynleg skráargildi. Sjá notendahandbók SmartFusion2 SoC FPGA háhraða DDR tengi fyrir frekari upplýsingar.
Flytur út DDR stillingar Files
Þú getur líka flutt núverandi skráarstillingargögn út í texta file. Þetta file mun innihalda skráargildi sem þú fluttir inn (ef einhver er) sem og þau sem voru reiknuð út frá GUI breytum sem þú slóst inn í þessum glugga.
Ef þú vilt afturkalla breytingar sem þú hefur gert á uppsetningu DDR skrárinnar geturðu gert það með Restore Default. Athugaðu að þetta eyðir öllum skráarstillingargögnum og þú verður annað hvort að flytja inn aftur eða slá inn þessi gögn aftur. Gögnin eru endurstillt á endurstillingargildi vélbúnaðar.
Mynduð gögn
Smelltu á OK til að búa til stillinguna. Byggt á inntakinu þínu á flipunum Almennt, Minni tímasetning og Minni frumstilling, reiknar MDDR Configurator gildi fyrir allar DDR stillingarskrár og flytur þessi gildi út í vélbúnaðarverkefnið þitt og uppgerð files. Hið útflutta file setningafræði er sýnd á mynd 2-6.
Firmware
Þegar þú býrð til SmartDesign, eftirfarandi files eru mynduð í /firmware/ drivers_config/sys_config möppunni. Þessar files eru nauðsynlegar til að CMSIS fastbúnaðarkjarnan geti safnað saman á réttan hátt og innihaldið upplýsingar um núverandi hönnun þína, þar á meðal útlæga stillingargögn og klukkustillingarupplýsingar fyrir MSS. Ekki breyta þessum files handvirkt þar sem þau eru endurgerð í hvert sinn sem rótarhönnunin þín er endurgerð.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h – MDDR stillingargögn.
- Sys_config_fddr_define.h – FDDR stillingargögn.
- sys_config_mss_clocks.h – MSS klukka stillingar
Uppgerð
Þegar þú býrð til SmartDesign sem tengist MSS þínum, eftirfarandi uppgerð files eru mynduð í /hermunarskránni:
- test.bfm – BFM á efstu stigi file sem er fyrst „framkvæmt“ í hvaða uppgerð sem er sem æfir Cortex-M2 örgjörva SmartFusion3 MSS. Það keyrir peripheral_init.bfm og user.bfm, í þeirri röð.
- peripheral_init.bfm – Inniheldur BFM aðferðina sem líkir eftir CMSIS::SystemInit() aðgerðinni sem keyrt er á Cortex-M3 áður en þú ferð inn í main() aðferðina. Það afritar í raun stillingargögnin fyrir hvaða jaðartæki sem er notuð í hönnuninni yfir í réttar jaðarstillingarskrár og bíður síðan eftir að öll jaðartæki séu tilbúin áður en fullyrt er að notandinn geti notað þessi jaðartæki.
- MDDR_init.bfm – Inniheldur BFM skrifskipanir sem líkja eftir skrifum á MSS DDR stillingarskrárgögnum sem þú slóst inn (með því að nota Breyta skrár valmyndina hér að ofan) inn í DDR stýringarskrárnar.
- user.bfm – Ætlað fyrir notendaskipanir. Þú getur hermt eftir gagnaslóðinni með því að bæta við þínum eigin BFM skipunum í þetta file. Skipanir í þessu file verður „framkvæmt“ eftir að peripheral_init.bfm er lokið.
Með því að nota files hér að ofan er stillingarleiðin sjálfkrafa hermuð. Þú þarft aðeins að breyta user.bfm file til að líkja eftir gagnaslóðinni. Ekki breyta test.bfm, peripheral_init.bfm eða MDDR_init.bfm files sem þessar files eru endurgerð í hvert sinn sem rótarhönnunin þín er endurgerð.
MSS DDR stillingarleið
Jaðarræsingarlausnin krefst þess að, auk þess að tilgreina MSS DDR stillingarskrárgildi, stillirðu APB stillingargagnaslóðina í MSS (FIC_2). SystemInit() aðgerðin skrifar gögnin í MDDR stillingarskrárnar í gegnum FIC_2 APB viðmótið.
Athugið: Ef þú ert að nota System Builder er stillingarslóðin stillt og tengd sjálfkrafa.
Til að stilla FIC_2 viðmótið:
- Opnaðu FIC_2 stillingargluggann (Mynd 2-7) frá MSS stillingaranum.
- Veldu valkostinn Frumstilla jaðartæki með því að nota Cortex-M3.
- Gakktu úr skugga um að MSS DDR sé hakað, eins og Fabric DDR/SERDES kubbarnir ef þú ert að nota þá.
- Smelltu á OK til að vista stillingarnar þínar. Þetta mun afhjúpa FIC_2 stillingartengin (klukku-, endurstillingar- og APB-rútuviðmót), eins og sýnt er á mynd 2-8.
- Búðu til MSS. FIC_2 tengin (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK og FIC_2_APB_M_RESET_N) eru nú afhjúpuð á MSS viðmótinu og hægt er að tengja þær við CoreConfigP og CoreResetP samkvæmt forskrift útlægra frumstillingarlausna.
Nánari upplýsingar um uppsetningu og tengingu CoreConfigP og CoreResetP kjarna er að finna í útlæga frumstillingarhandbókinni.
Lýsing á höfn
DDR PHY tengi
Tafla 3-1 • DDR PHY tengi
| Höfn nafn | Stefna | Lýsing |
| MDDR_CAS_N | ÚT | DRAM CASN |
| MDDR_CKE | ÚT | DRAM CKE |
| MDDR_CLK | ÚT | Klukka, P hlið |
| MDDR_CLK_N | ÚT | Klukka, N hlið |
| MDDR_CS_N | ÚT | DRAM CSN |
| MDDR_ODT | ÚT | DRAM ODT |
| MDDR_RAS_N | ÚT | DRAM RASN |
| MDDR_RESET_N | ÚT | DRAM endurstilla fyrir DDR3. Hunsa þetta merki fyrir LPDDR og DDR2 tengi. Merktu það ónotað fyrir LPDDR og DDR2 tengi. |
| MDDR_WE_N | ÚT | DRAM WEN |
| MDDR_ADDR[15:0] | ÚT | Dram Address bitar |
| MDDR_BA[2:0] | ÚT | Heimilisfang Dram banka |
| MDDR_DM_RDQS ([3:0]/[1:0]/[0]) | INN ÚT | Dram Data Mask |
| MDDR_DQS ([3:0]/[1:0]/[0]) | INN ÚT | Dram Data Strobe Input/Output – P Side |
| MDDR_DQS_N ([3:0]/[1:0]/[0]) | INN ÚT | Dram Data Strobe inntak/úttak – N hlið |
| MDDR_DQ ([31:0]/[15:0]/[7:0]) | INN ÚT | DRAM gagnainntak/úttak |
| MDDR_DQS_TMATCH_0_IN | IN | FIFO í merki |
| MDDR_DQS_TMATCH_0_OUT | ÚT | FIFO út merki |
| MDDR_DQS_TMATCH_1_IN | IN | FIFO í merki (aðeins 32 bita) |
| MDDR_DQS_TMATCH_1_OUT | ÚT | FIFO út merki (aðeins 32 bita) |
| MDDR_DM_RDQS_ECC | INN ÚT | Dram ECC Data Mask |
| MDDR_DQS_ECC | INN ÚT | Dram ECC Data Strobe Input/Output – P Side |
| MDDR_DQS_ECC_N | INN ÚT | Dram ECC Data Strobe Input/Output – N Side |
| MDDR_DQ_ECC ([3:0]/[1:0]/[0]) | INN ÚT | DRAM ECC gagnainntak/úttak |
| MDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO í merki |
| MDDR_DQS_TMATCH_ECC_OUT | ÚT | ECC FIFO út merki (aðeins 32 bita) |
Athugið: Gáttarbreidd fyrir sum höfn breytist eftir vali á PHY breidd. Táknið „[a:0]/ [b:0]/[c:0]“ er notað til að tákna slíkar gáttir, þar sem „[a:0]“ vísar til gáttarbreiddarinnar þegar 32 bita PHY breidd er valin , „[b:0]“ samsvarar 16 bita PHY breidd og „[c:0]“ samsvarar 8 bita PHY breidd.
Fabric Master AXI Bus tengi
Tafla 3-2 • Fabric Master AXI Bus tengi
| Höfn nafn | Stefna | Lýsing |
| DDR_AXI_S_AWREADY | ÚT | Skrifaðu heimilisfang tilbúið |
| DDR_AXI_S_WREADY | ÚT | Skrifaðu heimilisfang tilbúið |
| DDR_AXI_S_BID[3:0] | ÚT | Auðkenni svars |
| DDR_AXI_S_BRESP[1:0] | ÚT | Skrifaðu svar |
| DDR_AXI_S_BVALID | ÚT | Skrifa svar gilt |
| DDR_AXI_S_ARREADY | ÚT | Lesa heimilisfang tilbúið |
| DDR_AXI_S_RID[3:0] | ÚT | Lestu auðkenni Tag |
| DDR_AXI_S_RRESP[1:0] | ÚT | Lestu svar |
| DDR_AXI_S_RDATA[63:0] | ÚT | Lestu gögn |
| DDR_AXI_S_RLAST | ÚT | Lesa síðast Þetta merki gefur til kynna síðasta flutning í leshring |
| DDR_AXI_S_RVALID | ÚT | Lesið heimilisfang gilt |
| DDR_AXI_S_AWID[3:0] | IN | Skrifaðu auðkenni heimilisfangs |
| DDR_AXI_S_AWADDR[31:0] | IN | Skrifaðu heimilisfang |
| DDR_AXI_S_AWLEN[3:0] | IN | Sprungalengd |
| DDR_AXI_S_AWSIZE[1:0] | IN | Sprungastærð |
| DDR_AXI_S_AWBURST[1:0] | IN | Tegund springa |
| DDR_AXI_S_AWLOCK[1:0] | IN | Gerð læsingar Þetta merki veitir viðbótarupplýsingar um frumeinkenni flutningsins |
| DDR_AXI_S_AWVALID | IN | Skrifa heimilisfang gilt |
| DDR_AXI_S_WID[3:0] | IN | Skrifaðu gagnaauðkenni tag |
| DDR_AXI_S_WDATA[63:0] | IN | Skrifaðu gögn |
| DDR_AXI_S_WSTRB[7:0] | IN | Skrifaðu strobes |
| DDR_AXI_S_WLAST | IN | Skrifaðu síðast |
| DDR_AXI_S_WVALID | IN | Skrifa gilt |
| DDR_AXI_S_BREADY | IN | Skrifaðu tilbúið |
| DDR_AXI_S_ARID[3:0] | IN | Lestu auðkenni heimilisfangs |
| DDR_AXI_S_ARADDR[31:0] | IN | Lestu heimilisfang |
| DDR_AXI_S_ARLEN[3:0] | IN | Sprungalengd |
| DDR_AXI_S_ARSIZE[1:0] | IN | Sprungastærð |
| DDR_AXI_S_ARBURST[1:0] | IN | Tegund springa |
| DDR_AXI_S_ARLOCK[1:0] | IN | Tegund læsa |
| DDR_AXI_S_ARVALID | IN | Lesið heimilisfang gilt |
| DDR_AXI_S_RREADY | IN | Lesa heimilisfang tilbúið |
Tafla 3-2 • Fabric Master AXI Bus tengi (framhald)
| Höfn nafn | Stefna | Lýsing |
| DDR_AXI_S_CORE_RESET_N | IN | MDDR Global Reset |
| DDR_AXI_S_RMW | IN | Gefur til kynna hvort öll bæti 64 bita brautar séu gild fyrir öll slög í AXI flutningi. 0: Gefur til kynna að öll bæti í öllum slögum séu gild í burst og stjórnandi ætti sjálfgefið að skrifa skipanir 1: Gefur til kynna að sum bæti séu ógild og stjórnandi ætti sjálfgefið að vera í RMW skipunum Þetta er flokkað sem AXI skrifa heimilisfang rás hliðarbandsmerki og gildir með AWVALID merkinu. Aðeins notað þegar ECC er virkt. |
Fabric Master AHB0 Bus tengi
Tafla 3-3 • Fabric Master AHB0 Bus Interface
| Höfn nafn | Stefna | Lýsing |
| DDR_AHB0_SHREADYOUT | ÚT | AHBL þræll tilbúinn - Þegar hátt fyrir skrif gefur til kynna að MDDR sé tilbúið til að taka við gögnum og þegar hátt fyrir lestur gefur til kynna að gögn séu gild |
| DDR_AHB0_SHRESP | ÚT | AHBL svarstaða - Þegar keyrt er hátt í lok viðskipta gefur til kynna að viðskiptunum hafi verið lokið með villum. Þegar keyrt er lágt í lok viðskipta gefur til kynna að viðskiptunum hafi verið lokið. |
| DDR_AHB0_SHRDATA[31:0] | ÚT | AHBL les gögn - Lestu gögn frá MDDR þrælnum til efnismeistarans |
| DDR_AHB0_SHSEL | IN | AHBL þrælaval - Þegar fullyrt er, er MDDR valinn AHBL þræll á efni AHB strætó |
| DDR_AHB0_SHADDR[31:0] | IN | AHBL heimilisfang – bæti vistfang á AHBL tengi |
| DDR_AHB0_SHBURST[2:0] | IN | AHBL sprungalengd |
| DDR_AHB0_SHSIZE[1:0] | IN | AHBL flutningsstærð – Gefur til kynna stærð núverandi flutnings (aðeins 8/16/32 bæta færslur) |
| DDR_AHB0_SHTRANS[1:0] | IN | AHBL flutningstegund – Gefur til kynna flutningstegund núverandi færslu |
| DDR_AHB0_SHMASTLOCK | IN | AHBL læsing - Þegar fullyrt er að núverandi millifærsla er hluti af læstri færslu |
| DDR_AHB0_SHWRITE | IN | AHBL skrifa - Þegar hátt gefur til kynna að núverandi viðskipti séu skrif. Þegar lágt gefur til kynna að núverandi viðskipti séu lesin |
| DDR_AHB0_S_HREADY | IN | AHBL tilbúið - Þegar það er hátt, gefur til kynna að MDDR sé tilbúið til að samþykkja nýja færslu |
| DDR_AHB0_S_HWDATA[31:0] | IN | AHBL skrifa gögn - Skrifaðu gögn frá efnismeistaranum í MDDR |
Fabric Master AHB1 Bus tengi
Tafla 3-4 • Fabric Master AHB1 Bus Interface
| Höfn nafn | Stefna | Lýsing |
| DDR_AHB1_SHREADYOUT | ÚT | AHBL þræll tilbúinn - Þegar hátt fyrir skrif gefur til kynna að MDDR sé tilbúið til að taka við gögnum og þegar hátt fyrir lestur gefur til kynna að gögn séu gild |
| DDR_AHB1_SHRESP | ÚT | AHBL svarstaða - Þegar keyrt er hátt í lok viðskipta gefur til kynna að viðskiptunum hafi verið lokið með villum. Þegar keyrt er lágt í lok viðskipta gefur til kynna að viðskiptunum hafi verið lokið. |
| DDR_AHB1_SHRDATA[31:0] | ÚT | AHBL les gögn - Lestu gögn frá MDDR þrælnum til efnismeistarans |
| DDR_AHB1_SHSEL | IN | AHBL þrælaval - Þegar fullyrt er, er MDDR valinn AHBL þræll á efni AHB strætó |
| DDR_AHB1_SHADDR[31:0] | IN | AHBL heimilisfang – bæti vistfang á AHBL tengi |
| DDR_AHB1_SHBURST[2:0] | IN | AHBL sprungalengd |
| DDR_AHB1_SHSIZE[1:0] | IN | AHBL flutningsstærð – Gefur til kynna stærð núverandi flutnings (aðeins 8/16/32 bæta færslur) |
| DDR_AHB1_SHTRANS[1:0] | IN | AHBL flutningstegund – Gefur til kynna flutningstegund núverandi færslu |
| DDR_AHB1_SHMASTLOCK | IN | AHBL læsing - Þegar fullyrt er að núverandi millifærsla er hluti af læstri færslu |
| DDR_AHB1_SHWRITE | IN | AHBL skrifa - Þegar hátt gefur til kynna að núverandi viðskipti séu skrif. Þegar lágt gefur til kynna að núverandi viðskipti séu lesin. |
| DDR_AHB1_SHREADY | IN | AHBL tilbúið - Þegar það er hátt, gefur til kynna að MDDR sé tilbúið til að samþykkja nýja færslu |
| DDR_AHB1_SHWDATA[31:0] | IN | AHBL skrifa gögn - Skrifaðu gögn frá efnismeistaranum í MDDR |
Mjúkur minnisstýringarstilling AXI Bus tengi
Tafla 3-5 • Mjúkur minnisstýringarstilling AXI Bus tengi
| Höfn nafn | Stefna | Lýsing |
| SMC_AXI_M_WLAST | ÚT | Skrifaðu síðast |
| SMC_AXI_M_WVALID | ÚT | Skrifa gilt |
| SMC_AXI_M_AWLEN[3:0] | ÚT | Sprungalengd |
| SMC_AXI_M_AWBURST[1:0] | ÚT | Tegund springa |
| SMC_AXI_M_BREADY | ÚT | Svar tilbúið |
| SMC_AXI_M_AWVALID | ÚT | Skrifaðu heimilisfang gilt |
| SMC_AXI_M_AWID[3:0] | ÚT | Skrifaðu auðkenni heimilisfangs |
| SMC_AXI_M_WDATA[63:0] | ÚT | Skrifaðu gögn |
| SMC_AXI_M_ARVALID | ÚT | Lesið heimilisfang gilt |
| SMC_AXI_M_WID[3:0] | ÚT | Skrifaðu gagnaauðkenni tag |
| SMC_AXI_M_WSTRB[7:0] | ÚT | Skrifaðu strobes |
| SMC_AXI_M_ARID[3:0] | ÚT | Lestu auðkenni heimilisfangs |
| SMC_AXI_M_ARADDR[31:0] | ÚT | Lestu heimilisfang |
| SMC_AXI_M_ARLEN[3:0] | ÚT | Sprungalengd |
| SMC_AXI_M_ARSIZE[1:0] | ÚT | Sprungastærð |
| SMC_AXI_M_ARBURST[1:0] | ÚT | Tegund springa |
| SMC_AXI_M_AWADDR[31:0] | ÚT | Skrifaðu heimilisfang |
| SMC_AXI_M_RREADY | ÚT | Lesa heimilisfang tilbúið |
| SMC_AXI_M_AWSIZE[1:0] | ÚT | Sprungastærð |
| SMC_AXI_M_AWLOCK[1:0] | ÚT | Gerð læsingar Þetta merki veitir viðbótarupplýsingar um frumeinkenni flutningsins |
| SMC_AXI_M_ARLOCK[1:0] | ÚT | Tegund læsa |
| SMC_AXI_M_BID[3:0] | IN | Auðkenni svars |
| SMC_AXI_M_RID[3:0] | IN | Lestu auðkenni Tag |
| SMC_AXI_M_RRESP[1:0] | IN | Lestu svar |
| SMC_AXI_M_BRESP[1:0] | IN | Skrifaðu svar |
| SMC_AXI_M_AWREADY | IN | Skrifaðu heimilisfang tilbúið |
| SMC_AXI_M_RDATA[63:0] | IN | Lestu Gögn |
| SMC_AXI_M_WREADY | IN | Skrifaðu tilbúið |
| SMC_AXI_M_BVALID | IN | Skrifa svar gilt |
| SMC_AXI_M_ARREADY | IN | Lesa heimilisfang tilbúið |
| SMC_AXI_M_RLAST | IN | Lesa síðast Þetta merki gefur til kynna síðasta flutning í leshring |
| SMC_AXI_M_RVALID | IN | Lesa Gildir |
Mjúkur minnisstýringarstilling AHB0 rútuviðmót
Tafla 3-6 • Mjúkur minnisstýringarstilling AHB0 Bus tengi
| Höfn nafn | Stefna | Lýsing |
| SMC_AHB_M_HBURST[1:0] | ÚT | AHBL sprungalengd |
| SMC_AHB_M_HTRANS[1:0] | ÚT | AHBL flutningstegund – Gefur til kynna flutningstegund núverandi færslu. |
| SMC_AHB_M_HMASTLOCK | ÚT | AHBL læsing - Þegar fullyrt er að núverandi millifærsla er hluti af læstri færslu |
| SMC_AHB_M_HWRITE | ÚT | AHBL skrifa - Þegar hátt gefur til kynna að núverandi viðskipti séu skrif. Þegar lágt gefur til kynna að núverandi viðskipti séu lesin |
| SMC_AHB_M_HSIZE[1:0] | ÚT | AHBL flutningsstærð – Gefur til kynna stærð núverandi flutnings (aðeins 8/16/32 bæta færslur) |
| SMC_AHB_M_HWDATA[31:0] | ÚT | AHBL skrifa gögn - Skrifaðu gögn frá MSS skipstjóranum í mjúka minnisstýringuna |
| SMC_AHB_M_HADDR[31:0] | ÚT | AHBL heimilisfang – bæti vistfang á AHBL tengi |
| SMC_AHB_M_HRESP | IN | AHBL svarstaða - Þegar keyrt er hátt í lok viðskipta gefur til kynna að viðskiptunum hafi verið lokið með villum. Þegar keyrt er lágt í lok viðskipta gefur til kynna að viðskiptunum hafi verið lokið |
| SMC_AHB_M_HRDATA[31:0] | IN | AHBL les gögn – Lestu gögn úr mjúkum minnisstýringunni til MSS meistarans |
| SMC_AHB_M_HREADY | IN | AHBL tilbúið – Hár gefur til kynna að AHBL rútan sé tilbúin til að samþykkja nýja færslu |
Vörustuðningur
Microsemi SoC Products Group styður vörur sínar með ýmsum stoðþjónustum, þar á meðal þjónustu við viðskiptavini, tæknilega þjónustumiðstöð, a webvefsvæði, rafpóstur og söluskrifstofur um allan heim. Þessi viðauki inniheldur upplýsingar um að hafa samband við Microsemi SoC Products Group og notkun þessarar stuðningsþjónustu.
Þjónustudeild
Hafðu samband við þjónustuver fyrir ótæknilega vöruaðstoð, svo sem vöruverð, vöruuppfærslur, uppfærsluupplýsingar, pöntunarstöðu og heimild.
Frá Norður-Ameríku, hringdu í 800.262.1060
Frá öðrum heimshornum, hringdu í 650.318.4460
Fax, hvar sem er í heiminum, 650.318.8044
Tækniaðstoðarmiðstöð viðskiptavina
Microsemi SoC Products Group vinnur tæknilega þjónustumiðstöð sína með mjög hæfum verkfræðingum sem geta hjálpað til við að svara spurningum þínum um vélbúnað, hugbúnað og hönnun um Microsemi SoC vörur. Tækniaðstoðarmiðstöðin eyðir miklum tíma í að búa til umsóknarglósur, svör við algengum spurningum um hönnunarlotur, skjöl um þekkt vandamál og ýmsar algengar spurningar. Svo, áður en þú hefur samband við okkur, vinsamlegast skoðaðu auðlindir okkar á netinu. Það er mjög líklegt að við höfum þegar svarað spurningum þínum.
Tæknileg aðstoð
Fyrir Microsemi SoC vörur stuðning, heimsækja http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Websíða
Þú getur skoðað ýmsar tæknilegar og ótæknilegar upplýsingar á heimasíðu Microsemi SoC Products Group, á www.microsemi.com/soc.
Hafðu samband við tækniaðstoð viðskiptavinarins
Mjög færir verkfræðingar starfa í Tækniþjónustumiðstöðinni. Hægt er að hafa samband við tækniaðstoðarmiðstöðina með tölvupósti eða í gegnum Microsemi SoC Products Group websíða.
Tölvupóstur
Þú getur sent tæknilegum spurningum þínum á netfangið okkar og fengið svör til baka með tölvupósti, faxi eða síma. Einnig, ef þú átt í hönnunarvandamálum, geturðu sent hönnunina þína í tölvupósti files að fá aðstoð. Við fylgjumst stöðugt með tölvupóstreikningnum allan daginn. Þegar þú sendir beiðni þína til okkar, vinsamlegast vertu viss um að láta fullt nafn þitt, fyrirtækisnafn og tengiliðaupplýsingar fylgja með til að vinna úr beiðni þinni á skilvirkan hátt.
Netfang tækniaðstoðar er soc_tech@microsemi.com.
Mín mál
Viðskiptavinir Microsemi SoC Products Group geta lagt fram og fylgst með tæknimálum á netinu með því að fara í Mín mál.
Utan Bandaríkjanna
Viðskiptavinir sem þurfa aðstoð utan bandarískra tímabelta geta annað hvort haft samband við tækniaðstoð með tölvupósti (soc_tech@microsemi.com) eða hafðu samband við staðbundna söluskrifstofu.
Heimsæktu Um okkur fyrir söluskrifstofuskráningar og fyrirtækjatengiliði.
Skráningar söluskrifstofu má finna á www.microsemi.com/soc/company/contact/default.aspx.
ITAR tækniaðstoð
Fyrir tæknilega aðstoð á RH og RT FPGA sem eru stjórnað af International Traffic in Arms Regulations (ITAR), hafðu samband við okkur í gegnum soc_tech_itar@microsemi.com. Að öðrum kosti, innan Mín mál, veldu Já í ITAR fellilistanum. Til að fá heildarlista yfir ITAR-stýrða Microsemi FPGA, heimsækja ITAR web síðu.
Um Microsemi
Microsemi Corporation (Nasdaq: MSCC) býður upp á yfirgripsmikið safn af hálfleiðara- og kerfislausnum fyrir fjarskipti, varnir og öryggi, flug- og iðnaðarmarkaði. Vörur innihalda hágæða og geislunarhertar hliðrænar blönduð merki samþættar hringrásir, FPGAs, SoCs og ASICs; orkustjórnunarvörur; tímatöku- og samstillingartæki og nákvæmar tímalausnir, setja heimsstaðalinn fyrir tíma; raddvinnslutæki; RF lausnir; stakir íhlutir; Fyrirtækjageymslu- og samskiptalausnir, öryggistækni og stigstærð andstæðingur-tamper vörur; Ethernet lausnir; Power-over-Ethernet ICs og midspans; sem og sérsniðna hönnunarmöguleika og þjónustu. Microsemi er með höfuðstöðvar í Aliso Viejo, Kaliforníu og hefur um það bil 4,800 starfsmenn á heimsvísu. Frekari upplýsingar á www.microsemi.com.
Microsemi veitir enga ábyrgð, yfirlýsingu eða ábyrgð varðandi upplýsingarnar sem hér eru að finna eða hæfi vara þess og þjónustu í neinum sérstökum tilgangi, né tekur Microsemi á sig neina ábyrgð sem stafar af notkun eða notkun á vöru eða hringrás. Vörurnar sem seldar eru hér á eftir og allar aðrar vörur sem Microsemi selur hafa verið háðar takmörkuðum prófunum og ætti ekki að nota í tengslum við mikilvægan búnað eða forrit. Allar frammistöðuforskriftir eru taldar vera áreiðanlegar en eru ekki sannreyndar og kaupandi verður að framkvæma og ljúka öllum frammistöðu- og öðrum prófunum á vörunum, einn og ásamt, eða uppsettum í, hvaða lokavöru sem er. Kaupandi skal ekki treysta á nein gögn og frammistöðuforskriftir eða færibreytur frá Microsemi. Það er á ábyrgð kaupanda að ákvarða sjálfstætt hæfi hvers kyns vara og prófa og sannreyna það sama. Upplýsingarnar sem Microsemi veitir hér á eftir eru veittar „eins og þær eru, hvar er“ og með öllum göllum, og öll áhættan sem fylgir slíkum upplýsingum er algjörlega hjá kaupanda. Microsemi veitir hvorki, beinlínis né óbeint, neinum aðila nein einkaleyfisréttindi, leyfi eða önnur IP réttindi, hvort sem er með tilliti til slíkra upplýsinga sjálfra eða nokkuð sem lýst er í slíkum upplýsingum. Upplýsingar sem gefnar eru upp í þessu skjali eru í eigu Microsemi og Microsemi áskilur sér rétt til að gera allar breytingar á upplýsingum í þessu skjali eða hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara.
Höfuðstöðvar Microsemi fyrirtækja
One Enterprise, Aliso Viejo,
CA 92656 BNA
Innan Bandaríkjanna: +1 800-713-4113
Utan Bandaríkjanna: +1 949-380-6100
Sala: +1 949-380-6136
Fax: +1 949-215-4996
Tölvupóstur: sales.support@microsemi.com
©2016 Microsemi Corporation. Allur réttur áskilinn. Microsemi og Microsemi merkið eru vörumerki Microsemi Corporation. Öll önnur vörumerki og þjónustumerki eru eign viðkomandi eigenda.
5-02-00377-5/11.16
Skjöl / auðlindir
 |
Microsemi SmartFusion2 MSS DDR stjórnunarstilling [pdfNotendahandbók SmartFusion2 MSS DDR Controller Stilling, SmartFusion2 MSS, DDR Controller Configuration, Controller Configuration |
