STMicroelectronics STM32H5 röð örstýringar
Inngangur
Þessi umsóknarskýring lýsir leiðbeiningaskyndiminni (ICACHE) og gagnaskyndiminni (DCACHE), fyrstu skyndiminni sem STMicroelectronics þróaði. ICACHE og DCACHE sem kynntar eru á AHB rútu Arm® Cortex®-M33 örgjörvans eru innbyggðar í STM32 örstýringuna (MCUs) sem taldar eru upp í töflunni hér að neðan. Þessi skyndiminni gera notendum kleift að bæta afköst forrita sinna og draga úr neyslu þegar þeir sækja leiðbeiningar og gögn úr bæði innri og ytri minni, eða fyrir gagnaumferð úr ytri minningum. Þetta skjal gefur dæmigert tdamples til að varpa ljósi á ICACHE og DCACHE eiginleikana og auðvelda uppsetningu þeirra.
Tafla 1. Viðeigandi vörur
| Tegund | Vöruröð |
| Örstýringar | STM32H5 röð, STM32L5 röð, STM32U5 röð |
Almennar upplýsingar
Athugið:
Þessi umsóknarskýring á við um STM32 röð örstýringa sem eru Arm® Cortex® kjarna-undirstaða tæki. Arm er skráð vörumerki Arm Limited (eða dótturfélaga þess) í Bandaríkjunum og/eða annars staðar.
ICACHE og DCACHE lokiðview
Þessi hluti veitir yfirview af ICACHE og DCACHE viðmótunum sem eru felld inn í STM32 Arm® Cortex® kjarna-undirstaða örstýringanna. Þessi hluti lýsir ICACHE og DCACHE skýringarmyndinni og samþættingu í kerfisarkitektúrnum.
STM32L5 röð snjallarkitektúr
Þessi arkitektúr er byggður á rútufylki sem gerir mörgum herrum (Cortex-M33, ICACHE, DMA1/2 og SDMMC1) kleift að fá aðgang að mörgum þrælum (eins og flassminni, SRAM1/2, OCTOSPI1 eða FSMC). Myndin hér að neðan lýsir STM32L5 röð snjallarkitektúrsins.
Mynd 1. STM32L5 röð snjallarkitektúr
Afköst Cortex-M33 er bætt með því að nota 8-Kbyte ICACHE viðmótið sem kynnt var fyrir C-AHB strætó, þegar þú sækir kóða eða gögn úr innri minnunum (flassminni, SRAM1 eða SRAM2) í gegnum hraðbrautina, og einnig frá ytri minningar (OCTOSPI1 eða FSMC) í gegnum hæga rútuna.
STM32U5 röð snjallarkitektúr
Þessi arkitektúr er byggður á rútufylki sem gerir mörgum herrum (Cortex-M33, ICACHE, DCACHE, GPDMA, DMA2D og SDMMC, OTG_HS, LTDC, GPU2D, GFXMMU) kleift að fá aðgang að mörgum þrælum (svo sem flassminni, SRAM, BKPSRAM, HSPI/ OCTOSPI, eða FSMC). Myndin hér að neðan lýsir STM32U5 röð snjallarkitektúrsins.
Mynd 2. STM32U5 röð snjallarkitektúr
Cortex-M33 og GPU2D viðmótin njóta bæði góðs af því að nota CACHE.
- ICACHE bætir afköst Cortex-M33 þegar þú sækir kóða eða gögn úr innri minnunum í gegnum hraðbrautina (flassminni, SRAMs) og frá ytri minningum í gegnum hæga strætóinn (OCTOSPI1/2 og HSPI1, eða FSMC). DCACHE1 bætir afköst þegar sótt er gögn úr innri eða ytri minni í gegnum s-bus (GFXMMU, OCTOSPI1/2 og HSPI1, eða FSMC).
- DCACHE2 bætir afköst GPU2D þegar gögn eru sótt úr innri og ytri minni (GFXMMU, flassminni, SRAM, OCTOSPI1/2 og HSPI1, eða FSMC) í gegnum M0 tengirútuna.
STM32H5 röð snjallarkitektúr
STM32H523/H533, STM32H563/H573 og STM32H562 snjallarkitektúr Þessi arkitektúr er byggður á rútufylki sem gerir mörgum herrum (Cortex-M33, ICACHE, DCACHE, GPDMA, Ethernet og SDMMCs) kleift að fá aðgang að mörgum flassminni þrælum (svo sem, BKPS, SRAM þrælum, ss. , OCTOSPI og FMC). Myndin hér að neðan lýsir STM32H5 röð snjallarkitektúrsins.
Mynd 3. STM32H563/H573 og STM32H562 röð snjallarkitektúr
Cortex-M33 nýtur góðs af því að nota CACHE.
- ICACHE bætir afköst Cortex-M33 þegar þú sækir kóða eða gögn úr innri minnunum í gegnum hraðvirkan rútu (flassminni, SRAM) og frá ytri minningum í gegnum hægan strætó (OCTOSPI og FMC).
- DCACHE bætir frammistöðu þegar sótt er gögn úr ytri minningum í gegnum hæga rútuna (OCTOSPI og FMC).
STM32H503 snjall arkitektúr
Þessi arkitektúr er byggður á strætófylki sem gerir mörgum herrum (Cortex-M33, ICACHE og GPDMA) kleift að fá aðgang að mörgum þrælum (eins og flassminni, SRAM og BKPSRAM). Myndin hér að neðan lýsir STM32H5 röð snjallarkitektúrsins.
Mynd 4. STM32H503 röð snjallarkitektúr
Cortex-M33 nýtur góðs af því að nota CACHE.
- ICACHE bætir afköst Cortex-M33 þegar þú sækir kóða eða gögn úr innri minnunum í gegnum hraðvirkan rútu (flassminni, SRAM).
ICACHE blokkarmynd
ICACHE blokkarmyndin er sýnd á myndinni hér að neðan.
Mynd 5. ICACHE blokkarmynd
ICACHE minni inniheldur:
- the TAG minni með:
- heimilisfangið tags sem gefa til kynna hvaða gögn eru í skyndiminni gagnaminninu
- gildisbitana
- gagnaminnið, sem inniheldur skyndiminni gögnin
DCACHE blokkarmynd
DCACHE blokkarmyndin er sýnd á myndinni hér að neðan.
Mynd 6. DCACHE blokkarmynd
DCACHE minni inniheldur:
- the TAG minni með:
- heimilisfangið tags sem gefa til kynna hvaða gögn eru í skyndiminni gagnaminninu
- gildisbitana
- forréttindabitarnir
- óhreinu bitana
- gagnaminnið, sem inniheldur skyndiminni gögnin
ICACHE og DCACHE eiginleikar
Tveir meistarar
ICACHE hefur aðgang að AHB strætófylki annað hvort yfir:
- Ein AHB aðalhöfn: master1 (hraður strætó)
- Tvær AHB aðaltengi: master1 (hraður strætó) og master2 (hægur strætó)
Þessi eiginleiki gerir kleift að aftengja umferðina þegar aðgangur er að mismunandi minnissvæðum (eins og innra flassminni, innra SRAM og ytri minningar), til að draga úr örgjörvastöðvum á skyndiminni. Eftirfarandi tafla tekur saman minnissvæði og vistföng þeirra.
Tafla 2. Minnissvæði og heimilisföng þeirra
| Jaðartæki | Skyndiminni aðgangur | Ekki skyndiminni aðgangur | |||||||
|
Tegund |
Nafn |
Vöruheiti og svæðisstærð |
Nafn strætó |
Óöruggt upphafsfang svæðis |
Öruggt, óöruggt upphafsfang svæðis sem hægt er að hringja í |
Nafn strætó |
Óöruggt upphafsfang svæðis |
Öruggt, óöruggt upphafsfang svæðis sem hægt er að hringja í | |
|
Innri |
FLASH |
STM32H503 | 128 KB |
ICACHE hraður strætó |
0x0800 0000 |
N/A |
N/A |
N/A |
N/A |
| STM32L5
röð/ STM32U535/ 545/ STM32H523/ 533 |
512 KB |
0x0C00 0000 |
|||||||
| STM32U575/585
STM32H563/ 573/562 |
2 MB |
||||||||
| STM32U59x/
5Ax/5Fx/5Gx |
4 MB | ||||||||
|
SRAM1 |
STM32H503 | 16 KB |
0x0A00 0000 |
N/A |
S-rúta |
0x2000 0000 |
0x3000 0000 |
||
| STM32L5
series/ STM32U535/ 545/575/585 |
192 KB |
0x0E00 0000 |
|||||||
| STM32H523/533 | 128 KB | ||||||||
| STM32H563/ 573/562 | 256 KB | ||||||||
| STM32U59x/
5Ax/5Fx/5Gx |
768 KB | ||||||||
|
SRAM2 |
STM32H503
röð |
16 KB | 0x0A00 4000 | N/A | 0x2000 4000 | N/A | |||
| STM32L5
series/ STM32U535/ 545/575/585 |
64 KB |
0x0A03 0000 |
0x0E03 0000 |
0x2003 0000 |
0x3003 0000 |
||||
| STM32H523/533 | 64 KB |
0x0A04 0000 |
0x0E04 0000 |
0x2004 0000 |
0x3004 0000 |
||||
| Jaðartæki | Skyndiminni aðgangur | Ekki skyndiminni aðgangur | |||||||
|
Innri |
SRAM2 |
STM32H563/ 573/562 | 80 KB |
ICACHE hraður strætó |
0x0A04 0000 | 0x0E04 0000 |
S-rúta |
0x2004 0000 | 0x3004 0000 |
| STM32U59x/
5Ax/5Fx/5Gx |
64 KB | 0x0A0C 0000 | 0x0E0C 0000 | 0x200C 0000 | 0x300C 0000 | ||||
|
SRAM3 |
STM32U575/585 | 512 KB | 0x0A04 0000 | 0x0E04 0000 | 0x2004 0000 | 0x3004 0000 | |||
| STM32H523/533 | 64 KB |
0x0A05 0000 |
0x0E05 0000 |
0x2005 0000 |
0x3005 0000 |
||||
| STM32H563/ 573/562 | 320 KB | ||||||||
| STM32U59x/
5Ax/5Fx/5Gx |
832 KB | 0x0A0D 0000 | 0x0E0D 0000 | 0x200D 0000 | 0x300D 0000 | ||||
| SRAM5 | STM32U59x/
5Ax/5Fx/5Gx |
832 KB | 0x0A1A 0000 | 0x0E1A 0000 | 0x201A 0000 | 0x301A 0000 | |||
| SRAM6 | STM32U5Fx/
5Gx |
512 KB | 0x0A27 0000 | 0x0E27 0000 | 0x2027 0000 |
N/A |
|||
|
Ytri |
HSPI1 | STM32U59x/
5Ax/5Fx/5Gx |
256 MB |
ICACHE hægur strætó |
Samnefnisvistfang á bilinu [0x0000 0000 í 0x07FF FFFF] eða [0x1000 0000:0x1FFF FFFF] skilgreint með endurkortunareiginleika |
N/A |
0xA000 0000 | ||
| FMC SDRAM | STM32H563/ 573/562 | 0xC000 0000 | |||||||
|
OCTOSPI1 banka ótryggt |
STM32L5/U5
röð STM32H563/ 573/562 |
0x9000 0000 |
|||||||
|
FMC banki 3 ótryggt |
STM32L5/U5
röð STM32H563/ 573/562 |
0x8000 0000 |
|||||||
| OCTOSPI2
banka ótryggt |
STM32U575/
585/59x/5Ax/ 5Fx/5Gx |
0x7000 0000 |
|||||||
|
FMC banki 1 ótryggt |
STM32L5/U5
röð STM32H563/ 573/562 |
0x6000 0000 |
|||||||
1. Til að velja þegar slík svæði eru endurkortlögð.
Einhliða á móti tvíhliða ICACHE
Sjálfgefið er að ICACHE er stillt í tengda rekstrarham (tveir vegir virkt), en það er hægt að stilla ICACHE í beinni kortlagðri ham (einátta virkt), fyrir forrit sem krefjast mjög lítillar orkunotkunar. ICACHE stillingin er gerð með WAYSEL bitanum í ICACHE_CR sem hér segir:
- WAYSEL = 0: bein kortlagður rekstrarhamur (einátta)
- WAYSEL = 1 (sjálfgefið): tengd rekstrarhamur (tvíhliða)
Tafla 3. Einhliða á móti tvíhliða ICACHE
| Parameter | Einhliða ICACHE | Einhliða ICACHE |
| Stærð skyndiminni (Kbæti) | 8(1)/32(2) | |
| Skyndiminni á ýmsa vegu | 1 | 2 |
| Stærð skyndiminni línu | 128 bitar (16 bæti) | |
| Fjöldi skyndiminnislína | 512(1)/2048(2) | 256(1)/1024(2) aðra leið |
- Fyrir STM32L5 röð /STM32H5 röð /STM32U535/545/575/585
- For STM32U59x/5Ax/5Fx/5Gx
Tegund springa
Sumar Octo-SPI minningar styðja WRAP burst, sem veitir ávinninginn af frammistöðu mikilvægra orða fyrst eiginleika. ICACHE burst gerð AHB minnisfærslunnar fyrir endurmerkt svæði er stillanleg. Það útfærir stigvaxandi burst eða WRAP burst, valinn með HBURST bitanum í ICACHE_CRRx skránni. Munurinn á WRAP og stigvaxandi burstum er gefinn upp hér að neðan (sjá einnig myndina):
- WRAP springa:
- skyndiminni línu stærð = 128 bita
- springa til að byrja heimilisfang = orð heimilisfang fyrstu gagna sem CPU bað um
- Stigvaxandi sprenging:
- skyndiminni línu stærð = 128 bita
- byrjunarfang = heimilisfang sem er stillt á mörk skyndiminnislínunnar sem inniheldur umbeðið orð
Mynd 7. Stigvaxandi á móti WRAP springa
Skyndiminni svæði og endurkortlagningareiginleiki
ICACHE er tengdur við Cortex-M33 í gegnum C-AHB rútuna og vistar kóðasvæðið frá vistföngum [0x0000 0000 til 0x1FFF FFFF]. Þar sem ytri minningarnar eru kortlagðar á vistfang á bilinu [0x6000 0000 til 0xAFFF FFFF], styður ICACHE endurmöppunareiginleika sem gerir kleift að endurkorta hvaða ytri minnissvæði sem er á vistfang á bilinu [0x0000 0000 til 0x07FF FFFF] eða [0x1000 0000 til 0x1FFF FFFF], og til að verða aðgengileg í gegnum C-AHB strætó. Hægt er að endurmerkja allt að fjögur ytri minnissvæði með þessum eiginleika. Þegar svæði hefur verið endurmerkt á sér stað endurvarpsaðgerðin jafnvel þótt ICACHE sé óvirkt eða ef viðskiptin eru ekki skyndiminni. Notandinn getur skilgreint og forritað skyndiminnissvæðin í minnisverndareiningunni (MPU). Taflan hér að neðan tekur saman stillingar STM32L5 og STM32U5 röð minnanna.
Tafla 4. Stillingar STM32L5 og STM32U5 röð minninga
|
Vöruminni |
Hægt að vista í skyndiminni
(MPU forritun) |
Endurmerkt í ICACHE
(ICACHE_CRRx forritun) |
| Flash minni | Já eða Nei |
Ekki krafist |
| SRAM | Ekki mælt með því | |
| Ytri minningar (HSPI/ OCTOSPI eða FSMC) | Já eða Nei | Áskilið ef notandinn vill sækja utanaðkomandi kóða á C-AHB strætó (annars á S-AHB strætó) |
Ávinningur af endurkortlagningu ICACHE ytra minnis
FyrrverandiampLeið á myndinni hér að neðan sýnir hvernig á að njóta góðs af ICACHE aukinni afköstum við keyrslu kóða eða lesin gögn þegar aðgangur er að ytra 8-Mbyte ytra Octo-SPI minni (eins og ytra flassminni eða vinnsluminni).
Mynd 8. Octo-SPI minni endurskipulagningu tdample
Eftirfarandi skref eru nauðsynleg til að endurvarpa þessu ytra minni:
OCTOSPI stillingar fyrir ytra minni
Stilltu OCTOSPI viðmótið til að fá aðgang að ytra minni í Minni kortlagt ham (litið er á ytra minni sem innra minni kortlagt á [0x9000 0000 til 0x9FFF FFFF] svæðinu). Þar sem ytra minnisstærðin er 8 Mbæti sést hún á svæðinu [0x9000 0000 til 0x907F FFFF]. Ytra minni á þessu svæði er aðgengilegt í gegnum S-bus og er ekki skyndiminni. Næsta skref sýnir ICACHE uppsetninguna til að endurkorta þetta svæði.
Athugið: Fyrir OCTOSPI stillingar í minni-kortlagðri ham, vísa til umsóknarskýringar Octo-SPI tengi á STM32 örstýringum (AN5050
ICACHE stillingar til að endurkorta ytra minniskortaða svæðið
8 Mbæti sem sett eru á [0x9000 0000 til 0x907F FFFF] svæðinu eru endurmerkt á [0x1000 0000 til 0x107F FFFF] svæðið. Þá er hægt að nálgast þær með hægfara strætó (ICACHE master2 strætó).
- ICACHE_CR skráarstillingar
- Slökktu á ICACHE með EN = 0.
- Veldu einhliða eða tvíhliða (fer eftir þörfum forritsins) með WAYSEL = 1 eða 2, í sömu röð.
- ICACHE_CRRx skráarstillingar (allt að fjögur svæði, x = 0 til 3)
- Veldu 0x1000 0000 grunnvistfangið (endurskrá heimilisfang) með BASEADDR [28:21] = 0x80.
- Veldu 8-Mbæti svæðisstærð til að endurkorta með RSIZE[2:0] = 0x3.
- Veldu 0x9000 0000 endurmerkt heimilisfang REMAPADDR[31:21] = 0x480.
- Veldu ICACHE AHB master2 tengið fyrir ytri minningar með MSTSEL = 1.
- Veldu WRAP burst gerð með HBURST = 0.
- Virkjaðu endurvörpun fyrir svæði x með REN = 1.
Eftirfarandi mynd sýnir hvernig minnissvæðin sjást með IAR eftir að endurkortið hefur verið virkt.
Mynd 9. Minni svæði endurkortlagning tdample
8-Mbyte ytra minni er nú endurmerkt og hægt er að nálgast það á [0x1000 0000 til 0x107F FFFF] svæðinu.
ICACHE virkja
- ICACHE_CR skráarstilling Virkjaðu ICACHE með EN = 1.
Hit-and-miss skjáir
ICACHE býður upp á tvo skjái fyrir frammistöðugreiningu: 32-bita höggskjá og 16-bita missiskjá.
- Höggskjárinn telur skyndiminni AHB viðskiptin á þrælskyndiminni tenginu sem lendir á ICACHE efni (sótt gögn þegar tiltæk í skyndiminni). Hitmælarinn er fáanlegur í ICACHE_HMONR skránni.
- Miss Monitor telur skyndiminni AHB viðskiptin á þrælskyndiminni tenginu sem missa af ICACHE efni (sótt gögn eru ekki þegar tiltæk í skyndiminni). Vöktunarteljarinn sem vantar er fáanlegur í ICACHE_MMONR skránni.
Athugið:
Þessir tveir skjáir vefjast ekki yfir þegar hámarksgildum er náð. Þessum skjám er stjórnað frá eftirfarandi bitum í ICACHE_CR skránni:
- HITMEN bita (í sömu röð MISSMEN bita) til að virkja/stöðva högg (svo sem missa) skjáinn
- HITMRST biti (í sömu röð MISSMRST biti) til að endurstilla högg (hvers fyrir sig miss) skjá Sjálfgefið er að þessir skjáir séu óvirkir til að draga úr orkunotkun.
ICACHE viðhald
Hugbúnaðurinn getur ógilt ICACHE með því að stilla CACHEINV bitann í ICACHE_CR skránni. Þessi aðgerð ógildir allt skyndiminni og gerir það tómt. Á meðan, ef sum endurmerkt svæði eru virkjuð, er endurkortaeiginleikinn enn virkur, jafnvel þegar ICACHE er óvirkt. Þar sem ICACHE heldur aðeins utan um lestrarfærslur en ekki ritfærslur, tryggir það ekki samræmi þegar um skrif er að ræða. Þar af leiðandi verður hugbúnaðurinn að ógilda ICACHE eftir að hafa forritað svæði.
ICACHE öryggi
ICACHE er öruggt jaðartæki sem hægt er að stilla sem öruggt í gegnum GTZC TZSC örugga stillingaskrána. Þegar það er stillt sem öruggt er aðeins öruggur aðgangur leyfður að ICACHE skránum. Einnig er hægt að stilla ICACHE sem forréttindi í gegnum GTZC TZSC forréttindastillingaskrána. Þegar ICACHE er stillt sem forréttindi er aðeins forréttindaaðgangur leyfður að ICACHE skránum. Sjálfgefið er að ICACHE er óöruggt og án forréttinda í gegnum GTZC TZSC.
Viðburða- og truflastjórnun
ICACHE stjórnar virknivillunum þegar þær uppgötvast með því að setja ERRF fánann í ICACHE_SR. Einnig er hægt að mynda truflun ef ERRIE bitinn er stilltur í ICACHE_IER. Ef um er að ræða ógildingu ICACHE, þegar skyndiminni upptekinn ástandi lauk, er BSYENDF fáninn stilltur á ICACHE_SR. Einnig er hægt að mynda truflun ef BSYENDIE bitinn er stilltur í ICACHE_IER. Taflan hér að neðan sýnir ICACHE truflun og viðburðarfánana.
Tafla 5. ICACHE truflanir og atburðastjórnunarbitar
| Skráðu þig | Bita nafn | Smá lýsing | Bitaaðgangstegund |
|
ICACHE_SR |
UPPTEKINN | Skyndiminni keyrir fulla ógildingaraðgerð |
Eingöngu lesin |
| BSYENDF | Ógildingaraðgerð skyndiminni lauk | ||
| VILLA | Villa kom upp við skyndiminni | ||
|
ICACHE_IER |
ERRIE | Virkja truflun vegna skyndiminnivillu |
Lesa/skrifa |
| BSYENDIE | Virkja truflun ef ógildingaraðgerð er lokið | ||
|
ICACHE_FCR |
CERRF | Hreinsar ERRF í ICACHE_SR |
Skrifað eingöngu |
| CBSYENDF | Hreinsar BSYENDF í ICACHE_SR |
DCACHE eiginleikar
Tilgangur skyndiminni gagna er að vista utanaðkomandi minni gagnahleðslu og gagnageymslur sem koma frá örgjörvanum eða frá öðru jaðartæki rútustjóra. DCACHE heldur utan um bæði les- og ritfærslur.
DCACHE skyndiminni umferð
DCACHE geymir ytri minningarnar frá aðalhöfn tengi í gegnum AHB rútuna. Minnisbeiðnirnar sem berast eru skilgreindar sem skyndiminni samkvæmt AHB færsluminni læsingareiginleika þess. DCACHE skrifa stefnan er skilgreind sem í gegnum eða endurskrifa eftir minni eigindinni sem er stillt af MPU. Þegar svæði er stillt sem ekki skyndiminni er farið framhjá DCACHE.
Tafla 6. DCACHE skyndiminni fyrir AHB viðskipti
| AHB leitareiginleiki | AHB biðminni eiginleiki | Skyndiminni |
| 0 | X | Lesa og skrifa: ekki í skyndiminni |
|
1 |
0 |
Lestu: skyndiminni
Skrifa: (skyndiminni) skrif í gegnum |
|
1 |
1 |
Lestu: skyndiminni
Skrifa: (skyndiminni) endurskrifa |
DCACHE-skyndiminni svæði
Fyrir STM32U5 röðina er DCACHE1 þrælsviðmótið tengt við Cortex-M33 í gegnum S-AHB rútuna og geymir GFXMMU, FMC og HSPI/OCTOSPI. DCACHE2 þrælsviðmótið er tengt við DMA2D í gegnum M0 tengi strætó og vistar allar innri og ytri minningar (nema SRAM4 og BRKPSRAM). Fyrir STM32H5 röðina er DCACHE þrælsviðmótið tengt við Cortex-M33 í gegnum S-AHB ytri minningar í gegnum FMC og OCTOSPI.
Tafla 7. DCACHE-skyndiminni svæði og viðmót
| Skyndiminni heimilisfang svæði | DCACHE1 skyndiminni tengi | DCACHE2 skyndiminni tengi |
| GFXMMU | X | X |
| SRAM1 |
N/A |
X |
| SRAM2 | X | |
| SRAM3 | X | |
| SRAM5 | X | |
| SRAM6 | X | |
| HSPI1 | X | X |
| OCTOSPI1 | X | X |
| FMC banka | X | X |
| OCTOSPI2 | X | X |
Athugið
Sum viðmót eru ekki studd í ákveðnum vörum. Sjá mynd 1 eða tilvísunarhandbók vörunnar.
Tegund springa
Sama og ICACHE, DCACHE styður stigvaxandi og umbúðir (sjá kafla 3.1.3). Fyrir DCACHE er burst tegundin stillt í gegnum HBURST bitann í DCACHE_CR.
DCACHE stillingar
Við ræsingu er DCACHE sjálfgefið óvirkt sem gerir þrælaminnisbeiðnirnar sendar beint á aðalhöfnina. Til að virkja DCACHE verður að stilla EN bita í DCACHE_CR skránni. Skoðanir sem snerta og missa DCACHE útfærir fjóra skjái fyrir greiningu á skyndiminni:
- Tveir 32-bita (R/W) höggskjár: telur hversu oft CPU les eða skrifar gögn í skyndiminni án þess að búa til færslu á DCACHE aðaltengi (gögn þegar tiltæk í skyndiminni). (R/W) höggmælar eru fáanlegir í DCACHE_RHMONR og DCACHE_WHMONR skránum í sömu röð.
- Tveir 16-bita (R/W) skjáir: telja fjölda skipta sem örgjörvinn les eða skrifar gögn í skyndiminni og býr til færslu á DCACHE aðaltengi, til að hlaða gögnum úr minnissvæðinu (sótt gögn ekki þegar aðgengilegt í skyndiminni). Teljararnir (R/W) missa skjáir eru fáanlegir í DCACHE_RMMONR og DCACHE_WMMONR skránum í sömu röð.
Athugið:
Þessir fjórir skjáir sveiflast ekki yfir þegar þeir ná hámarksgildum. Þessum skjám er stjórnað frá eftirfarandi bitum í DCACHE_CR skránni:
- WHITMAN bita (í sömu röð WMISSMEN bita) til að virkja/stöðva skjáinn fyrir skrifa (það missa)
- RHITMEN bita (í sömu röð RMISSMEN bita) til að virkja/stöðva leshita (svo sem missa) skjáinn
- WHITMRST biti (í sömu röð WMISSMRST biti) til að endurstilla skjáinn fyrir skrifa (það sem missir)
- RHITMRST biti (í sömu röð RMISSMRST biti) til að endurstilla leshitaskjáinn (hver um sig missir)
Sjálfgefið er að þessir skjáir séu óvirkir til að draga úr orkunotkun.
DCACHE viðhald
DCACHE býður upp á margar viðhaldsaðgerðir sem hægt er að stilla í gegnum CACHECMD[2:0] í DCACHE_CR.
- 000: engin aðgerð (sjálfgefið)
- 001: hreint svið. Hreinsaðu ákveðið svið í skyndiminni
- 010: ógilda svið. Ógilda ákveðið svið í skyndiminni
- 010: hreinsa og ógilda svið. Hreinsaðu og ógiltu ákveðið svið í skyndiminni
Valið svið er stillt í gegnum:
- CMDSTARTADDR skrá: upphafsvistfang skipunar
- CMDENDADDR skrá: heimilisfang endar skipunar
Athugið:
Þessi skrá verður að vera stillt áður en CACHECMD er skrifað. Viðhald skyndiminniskipunarinnar byrjar þegar STARTCMD bitinn er stilltur í DCACHE_CR skránni. DCACHE styður einnig fulla CACHE ógildingu með því að stilla CACHEINV bitann í DCACHE_CR skránni.
DCACHE öryggi
DCACHE er öruggt jaðartæki sem hægt er að stilla sem öruggt í gegnum GTZC TZSC örugga stillingaskrána. Þegar það er stillt sem öruggt er aðeins öruggur aðgangur leyfður að DCACHE skránum. DCACHE er einnig hægt að stilla sem forréttindi í gegnum GTZC TZSC forréttindastillingarskrána. Þegar DCACHE er stillt sem forréttindi er aðeins forréttindaaðgangur leyfður að DCACHE skránum. Sjálfgefið er að DCACHE er óöruggt og án forréttinda í gegnum GTZC TZSC.
Viðburða- og truflastjórnun
DCACHE stjórnar virknivillunum þegar þær uppgötvast, með því að setja ERRF fánann í DCACHE_SR. Einnig er hægt að mynda truflun ef ERRIE bitinn er stilltur í DCACHE_IER. Ef um er að ræða ógildingu DCACHE, þegar skyndiminni uppteknu ástandi er lokið, er BSYENDF fáninn stilltur í DCACHE_SR. Einnig er hægt að mynda truflun ef BSYENDIE bitinn er stilltur í DCACHE_IER. Hægt er að athuga stöðu DCACHE skipana í gegnum CMDENF og BUSYCMDF í gegnum DCACHE_SR. Einnig er hægt að mynda truflun ef CMDENDIE bitinn er stilltur í DCACHE_IER. Taflan hér að neðan sýnir DCACHE truflanir og viðburðarflögg
Tafla 8. DCACHE truflanir og atburðastjórnunarbitar
| Skráðu þig | Skráðu þig | Smá lýsing | Bitaaðgangstegund |
|
DCACHE_SR |
UPPTEKINN | Skyndiminni keyrir fulla ógildingaraðgerð |
Eingöngu lesin |
| BSYENDF | Ógildingaraðgerð fyrir fullt skyndiminni lauk | ||
| BUSYCMDF | Skyndiminni sem keyrir sviðsskipun | ||
| CMENDF | Sviðsskipun lokar | ||
| ERRF | Villa kom upp við skyndiminni | ||
|
DCACHE_IER |
ERRIE | Virkja truflun vegna skyndiminnivillu |
Lesa/skrifa |
| CMDENDIE | Virkja truflun í lok sviðsskipunar | ||
| BSYENDIE | Virkja truflun í lok fullgildingaraðgerðar | ||
|
DCACHE_FCR |
CERRF | Hreinsar ERRF í DCACHE_SR |
Skrifað eingöngu |
| CCMDENDF | Hreinsar CMENDF í DCACHE_SR | ||
| CBSYENDF | Hreinsar BSYENDF í DCACHE_SR |
ICACHE og DCACHE afköst og orkunotkun
Notkun ICACHE og DCACHE bæta árangur forritsins þegar aðgangur er að ytri minningum. Eftirfarandi tafla sýnir áhrif ICACHE og DCACHE á framkvæmd CoreMark® þegar aðgangur er að ytri minningum.
Tafla 9. ICACHE og DCACHE árangur á CoreMark framkvæmd með ytri minningum
| (1) | ||||
| CoreMark kóða | CoreMark Gögn | ICACHE stillingar | DCACHE stillingar | CoreMark stig/Mhz |
| Innra Flash minni | Innri SRAM | Virkt (tvíhliða) | Öryrkjar | 3.89 |
| Innra Flash minni | Ytri Octo-SPI PSRAM (S-bus) | Virkt (tvíhliða) | Virkt | 3.89 |
| Innra Flash minni | Ytri Octo-SPI PSRAM (S-bus) | Virkt (tvíhliða) | Öryrkjar | 0.48 |
| Ytri Octo-SPI Flash (C-bus) | Innri SRAM | Virkt (tvíhliða) | Öryrkjar | 3.86 |
| Ytri Octo-SPI Flash (C-bus) | Innri SRAM | Öryrkjar | Öryrkjar | 0.24 |
| Innra Flash minni | Innri SRAM | Öryrkjar | Öryrkjar | 2.69 |
Prófunarskilyrði:
- Gildandi vara: STM32U575/585
- Kerfistíðni: 160 MHz.
- Ytra Octo-SPI PSRAM minni: 80 MHz (DTR ham).
- Ytra Octo-SPI flassminni: 80 MHz (STR stilling).
- Þjálfari: IAR V8.50.4.
- Innra flass FORHÆTTA: ON.
Notkun ICACHE og DCACHE dregur úr orkunotkun þegar aðgangur er að innri og ytri minni. Eftirfarandi tafla sýnir áhrif ICACHE á orkunotkun við framkvæmd CoreMark.
Tafla 10. CoreMark framkvæmd ICACHE áhrif á orkunotkun
| ICACHE stillingar | MCU orkunotkun (mA) |
| Virkt (tvíhliða) | 7.60 |
| Virkt (ein leið) | 7.13 |
| Öryrkjar | 8.89 |
- Prófunarskilyrði:
- Gildandi vara: STM32U575/585
- CoreMark kóða: innra Flash minni.
- CoreMark gögn: innri SRAM.
- Innra Flash minni FORHÆTTA: ON.
- Kerfistíðni: 160 MHz.
- Þjálfari: IAR V8.32.2.
- Voltage svið: 1.
- SMPS: ON.
- way set associative configuration skilar betri árangri en 1-way set associative stillingar fyrir kóða sem ekki er hægt að fullhlaða í skyndiminni. Á sama tíma er 1-way set associative cache næstum alltaf orkusparnari en 2-way set associative skyndiminni. Meta þarf hvern kóða í báðum samtengingarstillingum til að velja besta skiptinguna á milli frammistöðu og orkunotkunar. Valið fer eftir forgangi notenda.
Niðurstaða
Fyrstu skyndiminni sem STMicroelectronics þróaði, ICACHE og DCACHE, eru fær um að vista innri og ytri minningar í skyndiminni og bjóða upp á aukna afköst fyrir gagnaumferð og leiðbeiningar. Þetta skjal sýnir mismunandi eiginleika sem eru studdir af ICACHE og DCACHE, einfaldleiki þeirra og sveigjanleiki gerir lægri þróunarkostnað og hraðari tíma á markað.
Endurskoðunarsaga
Tafla 11. Endurskoðunarferill skjala
| Dagsetning | Útgáfa | Breytingar |
| 10-okt-2019 | 1 | Upphafleg útgáfa. |
|
27-febrúar-2020 |
2 |
Uppfært:
• Tafla 2. Minnissvæði og heimilisföng þeirra • Kafli 2.1.7 ICACHE viðhald • Kafli 2.1.8 ICACHE öryggi |
|
7-des-2021 |
3 |
Uppfært:
• Heiti skjals • Kynning • Hluti 1 ICACHE og DCACHE lokiðview • Niðurstaða 4. hluta bætt við: • Hluti 2 ICACHE og DCACHE eiginleikar • Kafli 3 ICACHE og DCACHE afköst og orkunotkun |
|
15-febrúar-2023 |
4 |
Uppfært:
• Hluti 2.2: STM32U5 röð snjallarkitektúr • Kafli 2.5: DCACHE blokkarmynd • Hluti 3.1.1: Tvískipaðir meistarar • Kafli 3.1.2: 1-átta á móti 2-way ICACHE • Hluti 3.1.4: Svæði sem hægt er að vista í skyndiminni og endurkortlagningareiginleika • Kafli 3.2: DCACHE eiginleikar • Hluti 3.2.2: DCACHE-skyndiminni svæði • Kafli 4: ICACHE og DCACHE afköst og orkunotkun Bætt við: |
|
11-mars-2024 |
5 |
Uppfært: |
MIKILVÆG TILKYNNING - LESIÐU VARLEGA
STMicroelectronics NV og dótturfélög þess („ST“) áskilja sér rétt til að gera breytingar, leiðréttingar, endurbætur, breytingar og endurbætur á ST vörum og/eða þessu skjali hvenær sem er án fyrirvara. Kaupendur ættu að fá nýjustu viðeigandi upplýsingar um ST vörur áður en þeir leggja inn pantanir. ST vörur eru seldar í samræmi við söluskilmála ST sem eru í gildi þegar pöntun er staðfest. Kaupendur bera einir ábyrgð á vali, vali og notkun ST vara og ST tekur enga ábyrgð á umsóknaraðstoð eða hönnun vöru kaupenda. Ekkert leyfi, óbeint eða óbeint, til nokkurs hugverkaréttar er veitt af ST hér. Endursala á ST vörum með öðrum ákvæðum en upplýsingarnar sem settar eru fram hér ógilda alla ábyrgð sem ST veitir fyrir slíka vöru. ST og ST merkið eru vörumerki ST. Frekari upplýsingar um ST vörumerki er að finna á www.st.com/trademarks. Öll önnur vöru- eða þjónustuheiti eru eign viðkomandi eigenda. Upplýsingar í þessu skjali koma í stað og koma í stað upplýsinga sem áður hafa verið gefnar í fyrri útgáfum þessa skjals. © 2024 STMicroelectronics – Allur réttur áskilinn
Skjöl / auðlindir
 |
STMicroelectronics STM32H5 röð örstýringar [pdfNotendahandbók STM32H5 röð örstýringar, STM32H5, röð örstýringar, örstýringar |