Intel Chip ID FPGA IP kjarna

Hver studd Intel® FPGA hefur einstakt 64-bita auðkenni flísar. Chip ID Intel FPGA IP kjarna gerir þér kleift að lesa út þetta auðkenni flísar til að auðkenna tæki.

Tengdar upplýsingar

• Kynning á Intel FPGA IP kjarna
  • Veitir almennar upplýsingar um alla Intel FPGA IP kjarna, þar á meðal breytustillingu, myndun, uppfærslu og eftirlíkingu af IP kjarna.
• Búa til samsett uppsetningarforskrift fyrir hermir
  • Búðu til hermiforskriftir sem þurfa ekki handvirkar uppfærslur fyrir uppfærslu hugbúnaðar eða IP útgáfu.

Stuðningur við tæki

IP kjarna	Stuðningur tæki
Chip ID Intel Stratix® 10 FPGA IP kjarna	Intel Stratix 10
Einstakt Chip ID Intel Arria® 10 FPGA IP kjarna	Intel Arria 10
Einstakt Chip ID Intel Cyclone® 10 GX FPGA IP kjarna	Intel Cyclone 10 GX
Einstakt Chip ID Intel MAX® 10 FPGA IP	Intel MAX 10
Einstakt Chip ID Intel FPGA IP kjarna	Stratix V Arria V Cyclone V

Tengdar upplýsingar

• Einstakt Chip ID Intel MAX 10 FPGA IP kjarna

Chip ID Intel Stratix 10 FPGA IP kjarna

• Þessi hluti lýsir Chip ID Intel Stratix 10 FPGA IP kjarna.

Virkni lýsing

Data_valid merkið byrjar lágt í upphaflegu ástandi þar sem engin gögn eru lesin úr tækinu. Eftir að hafa fóðrað háan til lágan púls í readid inntaksgáttina les Chip ID Intel Stratix 10 FPGA IP einstaka auðkenni flísarinnar. Eftir lestur fullyrðir IP kjarninn data_valid merkið til að gefa til kynna að einstakt auðkennisgildi flísar við úttaksportið sé tilbúið til endurheimtar. Aðgerðin endurtekur sig aðeins þegar þú endurstillir IP kjarnann. Chip_id[63:0] úttaksportið heldur gildi einstaka auðkennis flísarinnar þar til þú endurstillir tækið eða endurstillir IP kjarnann.

Athugið: Þú getur ekki hermt eftir Chip ID IP kjarnanum vegna þess að IP kjarninn fær svarið á chip ID gögnum frá SDM. Til að sannreyna þennan IP kjarna mælir Intel með því að þú framkvæmir vélbúnaðarmat.

Hafnir

Mynd 1: Chip ID Intel Stratix 10 FPGA IP kjarnatengi

Tafla 2: Chip ID Intel Stratix 10 FPGA IP kjarnatengi Lýsing

Höfn	I/O	Stærð (Bit)	Lýsing
clkin	Inntak	1	Færir klukkumerki til auðkennisblokkarinnar. Hámarks studd tíðni jafngildir kerfisklukkunni þinni.
endurstilla	Inntak	1	Samstillt endurstilling sem endurstillir IP kjarna. Til að endurstilla IP kjarnann skaltu fullyrða að endurstillingarmerkið sé hátt í að minnsta kosti 10 clkin lotur.
gögn_gild	Framleiðsla	1	Gefur til kynna að hið einstaka auðkenni flísar sé tilbúið til endurheimtar. Ef merki er lágt er IP kjarninn í upphafsástandi eða í vinnslu til að hlaða gögnum frá öryggisauðkenni. Eftir að IP kjarninn hefur staðfest merkið eru gögnin tilbúin til endurheimtar á chip_id[63..0] úttakstenginu.
chip_id	Framleiðsla	64	Gefur til kynna einstakt auðkenni flísar í samræmi við staðsetningu öryggisauðkennis þess. Gögnin eru aðeins gild eftir að IP kjarninn fullyrðir data_valid merkið. Gildið við virkjun endurstillist í 0. Chip_id [63:0]úttaksportið heldur gildi einstaka auðkennis flísarinnar þar til þú endurstillir tækið eða endurstillir IP kjarnann.
lesið	Inntak	1	Readid merkið er notað til að lesa auðkennisgildi úr tækinu. Í hvert sinn sem merkið breytir gildi úr 1 í 0, kveikir IP kjarninn á lestrarkennisaðgerðinni. Þú verður að keyra merkið í 0 þegar það er ónotað. Til að hefja lestrarauðkennisaðgerðina skaltu keyra merkið hátt í að minnsta kosti 3 klukkulotur og draga það síðan lágt. IP kjarninn byrjar að lesa gildi flísauðkennisins.

Aðgangur að Chip ID Intel Stratix 10 FPGA IP gegnum Signal Tap

Þegar þú skiptir um readid merkið byrjar Chip ID Intel Stratix 10 FPGA IP kjarninn að lesa flís ID frá Intel Stratix 10 tækinu. Þegar auðkenni flísar er tilbúið, fullyrðir Chip ID Intel Stratix 10 FPGA IP kjarna data_valid merkið og lýkur JTAG aðgangur.

Athugið: Leyfðu töf sem jafngildir tCD2UM eftir fulla flísstillingu áður en reynt er að lesa einkvæma flísauðkennið. Skoðaðu gagnablað viðkomandi tækis fyrir tCD2UM gildi.

Endurstilla Chip ID Intel Stratix 10 FPGA IP Core

Til að endurstilla IP kjarnann verður þú að halda fram endurstillingarmerkinu í að minnsta kosti tíu klukkulotur.

Athugið

1. Fyrir Intel Stratix 10 tæki, ekki endurstilla IP kjarna fyrr en að minnsta kosti tCD2UM eftir fulla frumstillingu flísar. Skoðaðu gagnablað viðkomandi tækis fyrir tCD2UM gildi.
2. Fyrir leiðbeiningar um staðsetningar IP kjarna, verður þú að vísa til Intel Stratix 10 Endurstilla útgáfu IP hluta í Intel Stratix 10 Configuration User Guide.

Tengdar upplýsingar

Intel Stratix 10 Stillingar Notendahandbók

• Veitir frekari upplýsingar um Intel Stratix 10 Reset Release IP.

Chip ID Intel FPGA IP kjarna

Þessi hluti lýsir eftirfarandi IP kjarna

• Einstakt Chip ID Intel Arria 10 FPGA IP kjarna
• Einstakt Chip ID Intel Cyclone 10 GX FPGA IP kjarna
• Einstakt Chip ID Intel FPGA IP kjarna

Virkni lýsing

Data_valid merkið byrjar lágt í upphaflegu ástandi þar sem engin gögn eru lesin úr tækinu. Eftir að hafa fóðrað klukkumerki til clkin inntaksgáttarinnar les Chip ID Intel FPGA IP kjarnan einstaka auðkenni flísarinnar. Eftir lestur fullyrðir IP kjarninn data_valid merkið til að gefa til kynna að einstakt auðkennisgildi flísar við úttaksportið sé tilbúið til endurheimtar. Aðgerðin endurtekur sig aðeins þegar þú endurstillir IP kjarnann. Chip_id[63:0] úttaksportið heldur gildi einstaka auðkennis flísarinnar þar til þú endurstillir tækið eða endurstillir IP kjarnann.

Athugið: Intel Chip ID IP kjarninn er ekki með hermilíkan files. Til að sannreyna þennan IP kjarna mælir Intel með því að þú framkvæmir vélbúnaðarmat.

Mynd 2: Chip ID Intel FPGA IP kjarnatengi

Tafla 3: Chip ID Intel FPGA IP kjarnatengi Lýsing

Höfn	I/O	Stærð (Bit)	Lýsing
clkin	Inntak	1	Færir klukkumerki til auðkennisblokkarinnar. Hámarks studdar tíðnir eru sem hér segir: • Fyrir Intel Arria 10 og Intel Cyclone 10 GX: 30 MHz. • Fyrir Intel MAX 10, Stratix V, Arria V og Cyclone V: 100 MHz.
endurstilla	Inntak	1	Samstillt endurstilling sem endurstillir IP kjarna. Til að endurstilla IP kjarnann skaltu halda því fram að endurstillingarmerkið sé hátt í að minnsta kosti 10 clkin lotur(1). Chip_id [63:0]úttaksportið heldur gildi einstaka auðkennis flísarinnar þar til þú endurstillir tækið eða endurstillir IP kjarnann.
gögn_gild	Framleiðsla	1	Gefur til kynna að hið einstaka auðkenni flísar sé tilbúið til endurheimtar. Ef merki er lágt er IP kjarninn í upphafsástandi eða í vinnslu til að hlaða gögnum frá öryggisauðkenni. Eftir að IP kjarninn hefur staðfest merkið eru gögnin tilbúin til endurheimtar á chip_id[63..0] úttakstenginu.
chip_id	Framleiðsla	64	Gefur til kynna einstakt auðkenni flísar í samræmi við staðsetningu öryggisauðkennis þess. Gögnin eru aðeins gild eftir að IP kjarninn fullyrðir data_valid merkið. Gildið við virkjun endurstillist í 0.

Aðgangur einstakt Chip ID Intel Arria 10 FPGA IP og Unique Chip ID Intel Cyclone 10 GX FPGA IP gegnum Signal Tap

Athugið: Intel Arria 10 og Intel Cyclone 10 GX flísauðkenni er óaðgengilegt ef þú ert með önnur kerfi eða IP kjarna sem fá aðgang að JTAG samtímis. Til dæmisample, Signal Tap II Logic Analyzer, Transceiver Toolkit, merki eða rannsakar í kerfinu og SmartVID Controller IP kjarnann.

Þegar þú kveikir á endurstillingarmerkinu byrjar Unique Chip ID Intel Arria 10 FPGA IP og Unique Chip ID Intel Cyclone 10 GX FPGA IP kjarna að lesa flísauðkennið frá Intel Arria 10 eða Intel Cyclone 10 GX tækinu. Þegar flísauðkennið er tilbúið, staðfesta Unique Chip ID Intel Arria 10 FPGA IP og Unique Chip ID Intel Cyclone 10 GX FPGA IP kjarnan data_valid merkið og lýkur JTAG aðgangur.

Athugið: Leyfðu töf sem jafngildir tCD2UM eftir fulla flísstillingu áður en reynt er að lesa einkvæma flísauðkennið. Skoðaðu gagnablað viðkomandi tækis fyrir tCD2UM gildi.

Núllstillir Chip ID Intel FPGA IP Core

Til að endurstilla IP kjarnann verður þú að halda fram endurstillingarmerkinu í að minnsta kosti tíu klukkulotur. Eftir að þú hefur afturkallað endurstillingarmerkið endurlesir IP-kjarna hið einstaka auðkenni flísar úr öryggisauðkennisblokkinni. IP kjarninn fullyrðir data_valid merkið eftir að aðgerðinni er lokið.

Athugið: Fyrir Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V og Cyclone V tæki, ekki endurstilla IP kjarna fyrr en að minnsta kosti tCD2UM eftir fulla frumstillingu flísar. Skoðaðu gagnablað viðkomandi tækis fyrir tCD2UM gildi.

Chip ID Intel FPGA IP Cores User Guide Archives

Ef IP kjarnaútgáfa er ekki á listanum gildir notendahandbókin fyrir fyrri IP kjarnaútgáfuna.

IP kjarna útgáfa	Notendahandbók
18.1	Chip ID Intel FPGA IP Cores notendahandbók
18.0	Chip ID Intel FPGA IP Cores notendahandbók

Endurskoðunarferill skjals fyrir Chip ID Intel FPGA IP Cores notendahandbók

Skjalaútgáfa	Intel Quartus® Prime útgáfa	Breytingar
2022.09.26	20.3	Fjarlægt Bestu starfsvenjur verkefnastjórnunar hlekkur. Uppfært Virkni lýsing í Chip ID Intel Stratix 10 FPGA IP Core. Uppfært Virkni lýsing í Chip ID Intel FPGA IP kjarna.
2020.10.05	20.3	Uppfærði lýsingu á clkin og endurstillingu í töflunni: Chip ID Intel FPGA IP kjarnatengi Lýsing að innihalda upplýsingar um Intel MAX 10. Uppfærði Núllstillir Chip ID Intel FPGA IP Core kafla til að innihalda stuðning fyrir Intel MAX 10 tækið.
2019.05.17	19.1	Uppfærði Endurstilla Chip ID Intel Stratix 10 FPGA IP Core efni til að bæta við annarri athugasemd varðandi IP kjarna staðsetningarleiðbeiningar.
2019.02.19	18.1	Bætti við stuðningi fyrir Intel MAX 10 tækin í IP kjarna og studd tæki borð.
2018.12.24	18.1	Bætti við Chip ID Intel FPGA IP Cores User Guide Archives kafla.  Endurskipulagði skjalið til að veita frekari upplýsingar um viðkomandi studd tæki.
2018.06.08	18.0	Uppfærði readid höfn lýsingu. Uppfærði endurstillingargáttarlýsinguna.
2018.05.07	18.0	Bætt við readid tengi fyrir Chip ID Intel Stratix 10 FPGA IP IP kjarna.

 

Dagsetning	Útgáfa	Breytingar
desember 2017	2017.12.11	Uppfærður skjaltitill frá Altera Unique Chip ID IP Core notendahandbók. Bætt við Stuðningur við tæki kafla.  Samsettar og bættar upplýsingar frá Altera Arria 10 Unique Chip ID IP Core User Guide og Stratix 10 Unique Chip ID IP Core Notendahandbók. Endurmerkt í Intel. Uppfært Virkni lýsing. Bætt við stuðningi við Intel Cyclone 10 GX tæki.
maí 2016	2016.05.02	Fjarlægði staðlaðar IP kjarnaupplýsingar og bætti við tengli við Quartus Prime Handbook. Uppfærð athugasemd um Arria 10 tækjastuðning.
september, 2014	2014.09.02	• Uppfærður skjaltitill til að endurspegla nýtt nafn á „Altera Unique Chip ID“ IP kjarna.

Dagsetning	Útgáfa	Breytingar
ágúst, 2014	2014.08.18	Uppfært færibreytuskref fyrir eldri færibreyturitli. Athugaðu að þessi IP kjarni styður ekki Arria 10 hönnun.
júní, 2014	2014.06.30	Skipti út MegaWizard Plug-In Manager upplýsingum fyrir IP vörulista. Bætt við stöðluðum upplýsingum um uppfærslu á IP kjarna. Bætt við stöðluðum upplýsingum um uppsetningu og leyfi. Fjarlægði úreltar upplýsingar um stuðningsstig tækisins. Stuðningur við IP kjarna tæki er nú fáanlegur í IP vörulista og færibreyturitli.
september, 2013	2013.09.20	Uppfært í að umorða „Að fá flísauðkenni FPGA tækis“ í „Að fá einstakt flísauðkenni FPGA tækis“
maí, 2013	1.0	Upphafleg útgáfa.

Sendu athugasemdir

Skjöl / auðlindir

Intel Chip ID FPGA IP kjarna [pdfNotendahandbók Chip ID FPGA IP kjarna, Chip ID, FPGA IP Cores, IP Cores

Heimildir

• Notendahandbók