intel Cyclone 10 Native FloatingPoint DSP FPGA IP
Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP notendahandbók
Stilla Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP
Veldu mismunandi breytur til að búa til IP kjarna sem hentar hönnuninni þinni.
- Í Intel® Quartus® Prime Pro Edition, búðu til nýtt verkefni sem miðar að Intel Cyclone® 10 GX tæki.
- Í IP Catalog, smelltu á Library ➤ DSP ➤ Primitive DSP ➤ Intel Cyclone 10 GX Native Floating Point DSP.
Intel Cyclone 10 GX Native Floating-Point DSP IP Core IP breytur ritstjóri opnast. - Í New IP Variation valmynd, sláðu inn heiti aðila og smelltu á OK.
- Undir færibreytur, veldu DSP sniðmátið og View þú vilt fyrir IP kjarnann þinn
- Í DSP blokkinni View, kveiktu á klukkunni eða endurstilltu hverja gilda skrá.
- Fyrir Multiply Add eða Vector Mode 1, smelltu á Chain In multiplexer í GUI til að velja inntak frá chainin port eða Axe port.
- Smelltu á Adder táknið í GUI til að velja samlagningu eða frádrátt.
- Smelltu á Chain Out multiplexer í GUI til að virkja chainout tengi.
- Smelltu á Búa til HDL.
- Smelltu á Ljúka.
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP færibreytur
Tafla 1. Færibreytur
| Parameter | Gildi | Sjálfgefið gildi | Lýsing |
| DSP sniðmát | Margfalda Bæta við
Margfalda bæta við Margfalda Safna vigurhamur 1 Vektorhamur 2 |
Margfalda | Veldu æskilegan rekstrarham fyrir DSP blokkina.
Valin aðgerð endurspeglast í DSP blokk View. |
| View | Skrá gerir kleift að hreinsa skrá | Skrá gerir | Valkostir til að velja klukkukerfi eða endurstilla kerfi fyrir skrár view. Valin aðgerð endurspeglast í DSP blokk View. |
| áfram… | |||
| Parameter | Gildi | Sjálfgefið gildi | Lýsing |
| Veldu Skrá gerir fyrir DSP blokk View til að sýna skrár klukkukerfi. Þú getur breytt klukkum fyrir hverja skrá í þessu view.
Veldu Skrá Hreinsar fyrir DSP blokk View til að sýna endurstillingarkerfi skrár. Kveikja á Notaðu Single Clear til að breyta endurstillingarkerfinu fyrir skrár. |
|||
| Notaðu Single Clear | Kveikt eða slökkt | Slökkt | Kveiktu á þessari færibreytu ef þú vilt að einni endurstillingu endurstilli allar skrárnar í DSP blokkinni. Slökktu á þessari breytu til að nota mismunandi endurstillingargáttir til að endurstilla skrárnar.
Kveiktu á til að hreinsa 0 á úttaksskrá; slökktu á til að hreinsa 1 á úttaksskrá. Hreinsa 0 fyrir inntaksskrár notar aclr[0] merki. Hreinsa 1 fyrir notkun á framleiðslu- og leiðsluskrám aclr[1] merki. Allar inntaksskrár nota aclr[0] endurstillingarmerki. Allar úttaks- og leiðsluskrár nota aclr[1] endurstillingarmerki. |
| DSP View Block. | |||
| Keðja í margfaldari (14) | Virkja afvirkja | Óvirkja | Smelltu á multiplexerinn til að virkja chainin
höfn. |
| Keðja út margfaldari (12) | Slökkva á Virkja | Óvirkja | Smelltu á multiplexerinn til að virkja chainout
höfn. |
| Viðbót (13) | +
– |
+ | Smelltu á Adder tákn til að velja samlagningar- eða frádráttarstillingu. |
| Skrá klukka
• ax_clock (2) • ay_clock (3) • az_clock (4) • multi_pipeline_clock k(5) • ax_chainin_pl_clock k (7) • adder_input_clock (9) • adder_input_2_clock (10) • úttaksklukka (11) • safna_klukka (1) • accum_pipeline_clock (6) • accum_adder_clock k (8) |
Engin Klukka 0
Klukka 1 Klukka 2 |
Klukka 0 | Til að komast framhjá hvaða skrá sem er skaltu stilla skráarklukkuna á Engin.
Breyttu skráarklukkunni í: • Klukka 0 að nota clk[0] merki sem klukkugjafa • Klukka 1 að nota clk[1] merki sem klukkugjafa • Klukka 2 að nota clk[2] merki sem klukkugjafa Þú getur aðeins breytt þessum stillingum þegar þú velur Skrá gerir in View breytu. |
Mynd 1. DSP Block View
Tafla 2. DSP sniðmát
| DSP sniðmát | Lýsing |
| Margfalda | Framkvæmir eina nákvæmni margföldunaraðgerð og beitir eftirfarandi jöfnu:
• Út = Ay * Az |
| Bæta við | Framkvæmir eina nákvæmni samlagningar- eða frádráttaraðgerð og beitir eftirfarandi jöfnum:.
• Út = Ay + Ax • Út = Ay – Ax |
| Margfalda Bæta við | Þessi háttur framkvæmir eina nákvæmni margföldun, fylgt eftir með samlagningu eða frádráttaraðgerðum og beitir eftirfarandi jöfnum.
• Út = (Ay * Az) – chainin • Út = (Ay * Az) + chainin • Út = (Ay * Az) – Ax • Út = (Ay * Az) + Ax |
| Margfalda Safna | Framkvæmir fljótandi margföldun fylgt eftir með fljótandi samlagningu eða frádrætti með fyrri margföldunarniðurstöðu og beitir eftirfarandi jöfnum:
• Út(t) = [Ay(t) * Az(t)] – Út (t-1) þegar safnast saman merki er ekið hátt. • Út(t) = [Ay(t) * Az(t)] + Út (t-1) þegar uppsafnað tengi er ekið hátt. • Out(t) = Ay(t) * Az(t) þegar uppsafnað tengi er keyrt lágt. |
| Vektorhamur 1 | Framkvæmir fljótamarka margföldun fylgt eftir með fljótandi samlagningu eða frádrætti með keðjuinntakinu frá fyrri breytu DSP blokkinni og beitir eftirfarandi jöfnum:. |
| áfram… | |
| DSP sniðmát | Lýsing |
| • Út = (Ay * Az) – chainin
• Út = (Ay * Az) + chainin • Út = (Ay * Az) , chainout = Ax |
|
| Vektorhamur 2 | Framkvæmir fljótapunkta margföldun þar sem IP kjarninn nærir margföldunarniðurstöðuna beint í keðjuút. IP kjarninn bætir síðan við eða dregur keðjuinntakið frá fyrri breytu DSP blokkinni frá inntakinu Ax sem úttaksniðurstaða.
Þessi háttur beitir eftirfarandi jöfnum: • Út = Ax – chainin , chainout = Ay * Az • Út = Ax + chainin , chainout = Ay * Az • Út = Öx , keðjaút = Ay * Az |
Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP merki
Mynd 2. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP merki
Myndin sýnir inntaks- og úttaksmerki IP kjarnans.
Tafla 3. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP inntaksmerki
| Merkisheiti | Tegund | Breidd | Sjálfgefið | Lýsing |
| öxi [31:0] | Inntak | 32 | Lágt | Inntaksgagnarúta í margfaldarann. Fáanlegt í:
• Bæta við ham • Margfalda-Bæta við ham án keðju- og keðjuútbúnaðar • Vektorhamur 1 • Vektorhamur 2 |
| æi[31:0] | Inntak | 32 | Lágt | Inntaksgagnarúta í margfaldarann.
Fáanlegt í öllum fljótandi aðgerðastillingum. |
| az[31:0] | Inntak | 32 | Lágt | Inntaksgagnarúta í margfaldarann. Fáanlegt í:
• Margfalda • Margfalda Bæta við • Margfalda Safna • Vektorhamur 1 • Vektorhamur 2 |
| keðja [31:0] | Inntak | 32 | Lágt | Tengdu þessi merki við chainout merki frá fyrri fljótandi DSP IP kjarna. |
| klk[2:0] | Inntak | 3 | Lágt | Inntaksklukkumerki fyrir allar skrár.
Þessi klukkumerki eru aðeins tiltæk ef eitthvað af inntaksskrám, leiðsluskrám eða úttaksskrám er stillt á Klukka0 or Klukka1 or Klukka2. |
| ena[2:0] | Inntak | 3 | Hátt | Klukka virkja fyrir clk[2:0]. Þessi merki eru virk-High.
• ena[0] er fyrir Klukka0 • ena[1] er fyrir Klukka1 • ena[2] er fyrir Klukka2 |
| aclr[1:0] | Inntak | 2 | Lágt | Ósamstilltur skýr inntaksmerki fyrir allar skrár. Þessi merki eru virk-há.
Notaðu aclr[0] fyrir allar inntaksskrár og notkun aclr[1] fyrir allar leiðslur og úttaksskrár. |
| safnast upp | Inntak | 1 | Lágt | Inntaksmerki til að virkja eða slökkva á safneiginleikanum.
• Staðfestu þetta merki til að virkja endurgjöf úttaks viðbótarinnar. • Slepptu þessu merki til að slökkva á endurgjöfinni. Þú getur fullyrt eða afsætt þetta merki meðan á keyrslu stendur. Í boði í Multiply Accumulate ham. |
| chainout[31:0] | Framleiðsla | 32 | — | Tengdu þessi merki við keðjumerki næsta fljótandi punkts DSP IP kjarna. |
| niðurstaða[31:0] | Framleiðsla | 32 | — | Úttaksgagnarúta frá IP kjarna. |
Endurskoðunarsaga skjala
Breytingar á Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP notendahandbók
| Dagsetning | Útgáfa | Breytingar |
| nóvember 2017 | 2017.11.06 | Upphafleg útgáfa. |
Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel Corporation eða dótturfélaga þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu. *Önnur nöfn og vörumerki geta verið eign annarra.
Skjöl / auðlindir
 |
intel Cyclone 10 Native FloatingPoint DSP FPGA IP [pdfNotendahandbók Cyclone 10 Native FloatingPoint DSP FPGA IP, 10 Native FloatingPoint DSP FPGA IP, Native FloatingPoint DSP FPGA IP, FloatingPoint DSP FPGA IP, DSP FPGA IP, FPGA IP |
